タグ付けされた質問 「digital-logic」

私のアプリケーションには、スイッチングが速すぎるNMOSがあります。ゲートにロジックレベルの方形波（PWM）を送信しています。残念ながら、予想通り、出力も方形波に近くなります。 Voutをより台形にするにはどうすればよいですか？または別の言い方をすると、出力のスルーレートを下げるために私ができる最も簡単な変更は何ですか？ 注：（Vin）は、NMOSのゲートに印加される電圧であり、（Vout）は、NMOSのドレインに現れる電圧です。

9 digital-logic  mosfet  switches  analog  gate-driving 

今日家に帰ったとき、私の子供は自分のスナップ回路の電子キットからAND、OR、およびNOTロジックをどうやって作成できたかを誇らしげに教えてくれました。 これを行う簡単な（そして教育的で面白い）回路の提案はありますか？ このキットには、シンプルなプッシュスイッチ（つまり、SPDTスイッチはありません）と、通常のさまざまな基本的な電子コンポーネントのみが含まれています。PNPトランジスタとNPNトランジスタはありますが、私はもっと単純なものを好みます（これまでトランジスタを使用していませんでした）。ダイオードは、理解しやすく、使い慣れているので問題ありません。 私の考えの1つは次のようなものでした。 しかし、2つのバッテリパックを使用し、現在のバッテリ電圧に一致する必要がある分圧器を介してランプを駆動することになるため、理想的ではありません。より良い提案はありますか？ 編集： 明確にするために、2つのプッシュボタンを備えた回路を作成したいと考えています。どちらか（両方ではない）のスイッチを押すと、ランプが点灯します。 特に、回路がデジタル入力とデジタル出力を持っている必要はありません（通常、デジタルロジックについて考える方法です）。

9 digital-logic 

ブレッドボードで完全に機能するかなり単純な回路がありますが、それをPCBに転送するのに多くの問題があります。私の現在の経験の外にある非常に奇妙な行動を目にしているので、アドバイスを得たいと思います。 回路はwifiモーションセンサーを実装していますが、図のRF部分、またはuC部分に到達する前に、問題が発生しています。 問題のある部分を丸で囲みました。 R3はプルダウン抵抗です。AMN42121はモーションが検出されたときに出力をHIGHに駆動しますが、モーションがない場合はハングしたままにするため、プルダウンが必要です。 C1を使用して、動きと動きなしの間の遷移を滑らかにしました。C1は、出力レベルをゆっくりとスムーズにLOWにするため、数秒間動きがないと「動きなし」状態になります。 インバーターがあるb / c attinyの外部割り込みはLOWレベルによってトリガーされるので、ロジックを反転する必要があります。残念なことに、1台のインバータにこのような大きなDIPパッケージを使用する必要がありましたが、他に何も見つかりませんでした。 この回路用に両面PCBを作成しました。これは次のようになります。 繰り返しますが、これまでのところ、円で囲まれた領域のみを組み立てました。 S1、R3、C1をはんだ付けした後、センサー出力から次の信号を取得します。 これはまさに私が見たいものなので、この時点まではすべて問題ありません。 次に、IC2のソケットにはんだ付けし、インバーターに差し込みました。ここから謎が始まります。最初はすべて順調でしたが、しばらくして基板をいじった後、回路は突然動作を停止しました。センサー出力にプローブを配置すると、上記で見た良い信号の代わりに、次の2つの例に変化が見られます。 例1： 例2： 最初の例とは異なり、2番目の例の信号はモーションによって生成されたものではないことに注意してください。その鋸歯の形状は、私自身のアクションなしで、それ自体に現れます。 多くのテストの後、私は以下を確立することができました： インバータをソケットから外すと、センサーは再び正常に動作します。 プラグを差し込んだままインバータの電源を切ると、センサーが機能します。 別のインバータを使用しても効果はありません。 フラックスリムーバーまたはアセトンでボードを使用せず、ブラシでこすると、センサーが再び機能する場合がありますが、ごく短時間です。ある時点で、歯ブラシで積極的にこすって信号を次のようにすることができました。 この最後の画像でも、信号がずっとLOWレベルに戻っていないことに注意してください。ブラッシングをやめるとすぐに効果がなくなりました。 これまでのところ、はんだ付けの欠陥を指摘していますが、実際には問題がわかりません。私は強力な倍率で慎重にボードを通過し、連続性について考えられるすべてのスポットをテストしました-すべてがチェックアウトです。以下は、ICソケットとセンサーのはんだ付けのクローズアップです。 今はアイデアが出ていないので、アドバイスがあれば大歓迎です。ありがとうございました。 編集： 面白いものを発見しました。例2（のこぎり波形状信号）を詳しく調べると、下り勾配が予想されるC1放電曲線のセグメントであることがわかります。電圧レベルがインバーターのしきい値に近づき、そこで長時間過ごすと、インバーターが混乱しているようです！ノイズの小さなバーストを生成し、入力をHIGHに戻すために何かを行うか、センサー出力がモーションのb / cで再びHIGHになるまで、その「不確定な」ノイズ状態で無期限にハングします（例＃1）。 この理論をテストするために、C1を10分の1のキャップに置き換えたため、放電曲線が急になり、「出来上がり」になりました。-インバーターが混乱することはなくなり、回路は機能します！ もちろん、これはC1の目的に反します。これは、必要な遅延が提供されなくなったためです。ブレッドボードのインバーターでこの問題が発生しなかった理由はわかりませんが、この問題に対処できる非常に簡単な修正方法がある可能性があることを示しています。ブレッドボードには大きな「浮遊」静電容量があることを読んだので、おそらくどこかにさらにコンデンサを戦略的に追加する必要があるだけでしょうか？何か案は？ 編集2： 一部のコメント投稿者から求められたため、トップビューを提供します。

9 pcb  sensor  digital-logic  pcb-assembly 

まず、ゲームに不慣れな方のために、これがゲームの仕組みです。 ゲームの目標は、すべてのライトをオフにすることです。これにより、「ライトアウト」と呼ばれ、ボタン/ライトを押すたびに、その状態と、隣接する北/南/東/西の隣接セルが反転します。 。 今、私が考えることができるのは、SRフリップフロップ、またはJKフリップフロップを使用することです。これは、ストレージ要素（初期状態と次の状態）として機能するためです。しかし、実際にそれらを実装する方法を考えることができないようです。 別のアイデアは、ボタンの各セットとそれに隣接する（NSEW）ボタン/ライトが次のように独自の真理値表を持つことです： しかし、入力変数を出力変数と同じにすることは可能ですか？これを行う他の方法はありますか？

9 digital-logic 

デジタル方形波入力（PLD、1.8Vpで生成）と正弦波出力（0.5-3.5 Vp）を持つ回路があります。両方の信号の周波数は100kHzですが、位相が異なります。 これら2つの信号間の位相差を検出する良い方法は何ですか？これまでに見た位相検出器は、すべてデジタルまたはすべてアナログ信号用ですか？私が持っているようなミックスドシグナル回路用のものはありますか？ 更新 私のアプリケーションでは、1度の位相差を知っていれば十分です。周波数は常に相対的にロックされており、決して変更されません。方形波はアナログ電子機器を駆動し、アナログはAM変調信号を含む正弦波を生成します。ただし、信号の振幅は、キャリアの振幅に比べて非常に低くなります。生産のばらつきにより、アナログ（一部の手巻きインダクタを含む）の位相の単位ごとのばらつきが大きく、出力正弦波を処理するDSPの自動調整方法を考え出そうとしています。

9 digital-logic  analog 

演習として、私はシンプルなデジタルロジックでのコンウェイのライフゲームの実装を設計しようとしています。9変数の関数を最小化することですべてを実行できますが、それでもまだかなり大きいと思います。アルゴリズムのコア要素の1つは、8つのネイバーのうちいくつが「生きている」かを決定することです。 8つの入力がある場合、設定されている数を決定する最も簡単な方法は何ですか？特に、2を設定したときに高い出力、3を設定したときに高い出力が必要です。 私の主なアイデアは、PISOシフトレジスタ、カウンター、3：8デコーダーで構成されていますが、それらすべてを駆動するマイクロコントローラーがかなり必要です。関数の複雑さのようには思えません。256x2 ROMも同様に機能するかもしれませんが、私の検索ではそのような部分は見つかりませんでした。 私は10 IOのpicでこれを簡単に実行できることを知っていますが、可能な限り最小限の方法で実装したいと考えています。

9 digital-logic 

これはばかげた質問のようですが、実際に関連情報を検索しようとしたところ、どれも満足のいく答えが得られなかったのです。 1ビット入力および1ビット出力の論理ゲート 入力にはビットがあるため、真理値表には行があります。真理値表のすべての行について、出力には選択肢（または）があるため、合計で異なる真理値表があります。 。B = 1B=1B=1C= 2B= 21= 2C=2B=21=2C=2^B=2^1=22220001112C= 22B= 221= 42C=22B=221=42^C=2^{2^B}=2^{2^1}=4 以下は真理値表の表です（各真理値表は行として書き込まれます）。 （0 ）0011（1 ）0101名前定数ゼロ身元NOTゲート/否定/インバータ定数1式0バツバツ¯¯¯¯1(0)(1)NameFormula00Constant Zero001IdentityX10NOT Gate / Negate / InvertorX¯11Constant One1 \begin{array}{|c|c|c|c|} \hline (0) & (1) & \text{Name} & \text{Formula} \\ \hline 0 & 0 & \text{Constant Zero} & 0 \\ \hline 0 & 1 & \text{Identity} & …

9 digital-logic  truth-table 

こちらが商品です。私は考えを理解しています。これらの16個のボタンは4x4マトリックスを使用しています。行は4行、列は4行、ケーブルは8本です。 だが： これはマルチプレクサなしでどのように機能しますか？ これは複数のボタンの正確な押下を検出できますか？ボタンが同じ行または同じ列を使用していても？例：（2,2）（2,3）、（3,2）、および（3,3）の位置にあるボタンが同時に押された場合。 それはどのように機能しますか？

9 digital-logic  switches  multiplexer  matrix 

私は電子機器の専門家ではありません。私はただのプログラマーです。私はこの質問をただ面白くするためにお願いします。 私の質問：デジタル回路の設計の周波数はどのように選択されますか？ 周波数は、実際の設計を行う前に「事前に」選択されていますか、回路がすでに設計された後で「最後の選択として」選択されていますか、または設計中に「中間」で数回調整されていますか？ 大きな回路の異なる部分が異なる最適周波数を必要とすることがわかった場合はどうなりますか？回路の一部を再設計する理由ではないでしょうか？ 設計中に周波数を選択する段階を教えてください。 「コア」シリーズのCPUの多くが、実際には高速のPentium-4よりも周波数が低いのはなぜですか。 また、周波数が低いほど消費電力が少なくなると聞きました。しかし、コアCPUの周波数が低くても、1秒あたりの状態を変更する論理ゲートの数が少なくないのではないでしょうか。状態を変更するゲートの数は、周波数ではなく、電力消費を定義する要素ではありませんか？

9 power  digital-logic 

一部の人々は、より単純なICから「自作」CPUを構築することを楽しんでいます。 「十分なCPUがあれば、CPUを構築できるチップ」の名前はありますか？他のチップの名前はありますか。「CPUの数に関係なく、CPUを構築できないチップ」ですか？ 十分に大量の4：1マルチプレクサチップからCPUを構築できます（マルチプレクサは戦術的なNuke of Logic Designです）。2インチのNANDゲートの（やや多い）数量からCPUを構築できます。または2-in NORゲートから。または、少数（おそらく1つ）のCPLDまたはFPGAから。 しかしながら、 2インXORゲートだけでCPUを構築することはできません。ダイオード抵抗ロジックだけでCPUを完全に構築することはできません。DタイプのフリップフロップだけでCPUを完全に構築することはできません。 これら2つのチップカテゴリを区別するための「CPUを構築できるチップ」よりも扱いにくい用語やフレーズはありますか？

9 digital-logic  cpu 

ブール代数で積和（SOP）式を積和（POS）形式に変換する方法とその逆の方法 例：F = xy '+ yz'

9 digital-logic 

プロジェクトにPIC12F675を使用していますが、1つの点を除いてすべて正常に動作します。GP4はデジタルIOとして機能しません。設定とコードをよく見てきましたが、何も見つかりませんでした。 構成： #pragma config FOSC = INTRCCLK #pragma config WDTE = OFF #pragma config PWRTE = OFF #pragma config MCLRE = OFF #pragma config BOREN = ON #pragma config CP = OFF #pragma config CPD = OFF コード： #include <xc.h> #include <math.h> #include "config.h" #define _XTAL_FREQ 4000000 void delay(unsigned int …

9 pic  c  embedded  programming  audio  oscillator  spark  dc-dc-converter  boost  charge-pump  eagle  analog  battery-charging  failure  humidity  hard-drive  power-supply  battery-charging  charger  solar-energy  solar-charge-controller  pcb  eagle  arduino  voltage  power-supply  usb  charger  power-delivery  resistors  led-strip  series  usb  bootloader  transceiver  digital-logic  integrated-circuit  ram  transistors  led  raspberry-pi  driver  altium  usb  transceiver  piezoelectricity  adc  psoc  arduino  analog  pwm  raspberry-pi  converter  transformer  switch-mode-power-supply  power-electronics  dc-dc-converter  phase-shift  analog  comparator  phototransistor  safety  grounding  current  circuit-protection  rcd  batteries  current  battery-operated  power-consumption  power-electronics  bridge-rectifier  full-bridge  ethernet  resistance  mosfet  ltspice  mosfet-driver  ftdi  synchronous  fifo  microcontroller  avr  atmega  atmega328p  verilog  error  modelsim  power-supply  solar-cell  usb-pd  i2c  uart 

高速（480 Mbit / s）をテストすることを目標にUSBフルスピードをテストしたいのですが、300 MHz（500 MHzにアップグレードできます）を実行するtekスコープがあり、500 MHzを探しています差動プローブ。私はそれを理解しているので、ブレイクアウトボードも必要です（これが最適なものかどうかはよくわかりません）が、このボードをtekおよびここにリストされているものから見ています。 このようなテストの最小要件は何ですか？ この機器リストは、フルスピードUSBのアイダイアグラムテストを実行するのに十分ですか？ 500 MHzのスコープがある場合、この機器リストはフルスピードUSBのアイダイアグラムテストを実行するのに十分ですか？

9 digital-logic  usb  oscilloscope  test-equipment 

7400シリーズと4000シリーズのロジックICの従来の違いを理解していますが、7400シリーズのCMOSバージョンがあるので、4000シリーズのチップよりも7400 CMOSバージョンを使用する利点はありますか？TTLとCMOSの話はしていないことに注意してください。これについては、以前に徹底的に説明しました。違いがない場合（重要な違いを読む）、私は彼らがお互いにやり取りできると思いますか？両方のCMOSバージョンの高低の電圧レベルはほぼ同じだと思いますが、間違っている場合は修正してください。

9 digital-logic  integrated-circuit  logic-level 

FPGAでデジタルロジックデザインの学習を始めたばかりで、多くのプロジェクトを構築しています。ほとんどの場合（私は初心者のため）、完全にシミュレーション（動作シミュレーション）するが、適切に合成しないデザインがあります。 したがって、私の質問は、「ワークフローに組み込むことができる設計ステップは何ですか。これにより、FPGAで正しく機能する設計が確実に行われます。」 私は助言を期待する2つの主要な領域を持っていますが、これは完全に初心者としての私の非常に狭い視点に基づいており、さらに大歓迎です： すべてのステップ（RTL回路図の表示、合成後のシミュレーションの表示など）でベストプラクティスの学習を開始するにはどうすればよいですか。 予期しない結果を回避するためにロジック（FSMやシーケンシャル回路など）を設計する際に注意すべきことは何ですか。 ザイリンクスSpartan 6 FPGAとザイリンクスISEデザインスイートを使用しています。

9 digital-logic  fpga  design  xilinx  synthesis