タグ付けされた質問 「transceiver」

2
周波数は、RF送信でオブジェクトを通過する機能にどのように影響しますか?
または、重金属の障害物があるパスでデータを効率的に送信する必要がある場合、どのバンド/変調を選択すればよいでしょうか? 金属製のコンテナ(空または不明なコンテンツでいっぱい)でいっぱいの大規模なストレージ施設で、短いバーストのデータを定期的に送信するいくつかのデバイスを構築する必要があります。私はZigBeeトランシーバー(例:AtmelのZigBitライン)を使用してテストを実行しており、さまざまな程度の成功を収めています。2.4 GHz帯域では非常に悪い結果があり、900 MHz帯域では非常に許容できる結果がありました。しかし、私は知り合った人から、まったく逆の経験をしたと言われました(彼らの場合、彼らは2.4GHz / 900MHz XBeeモジュールを使用していた)。433 MHzも一般的な帯域であることは知っています。もちろん5.8 GHzもあります。 したがって、問題の主な部分は、この種の送信にどの周波数が特に良いか悪いかについて、何らかのチャートまたは一般的な知識があるかどうかです。バッテリー電源を備えた小型のデバイス(電話サイズなど)で使用できるバンドに興味があります。障害物がある50〜100メートル/ヤードの範囲は非常にいいでしょう。また、デバイスのRF部分(つまり、変調、RFフロントエンド、クリアチャネル検出、プリアンブル検出など)を処理するために市販されているある種のチップセットまたはモジュールが必要です。上位レベルのプロトコルは自分で処理できます。 理想的には、大きな金属製の物体(1インチ/2.5 cmから1インチ)の非常に近くに配置された場合に、簡単にデチューンできないようなアンテナを使用できるバンドが理想的です。私は主にホイップとヘリカルアンテナでテストしてきました。私のデバイスは、克服する必要がある金属面の非常に近くに配置する必要があります。 ただし、アンテナの指向性、デバイスの位置/方向、固定トランシーバーの位置などは期待できません。すべてのデバイスは非常にランダムに配置され、ほとんど配置されません。私はできる限りベストを尽くす必要があります。私が頼りにできる唯一のことは、デバイスが常に垂直位置に立つことです。

2
PIC12F675 GP4が機能しない
プロジェクトにPIC12F675を使用していますが、1つの点を除いてすべて正常に動作します。GP4はデジタルIOとして機能しません。設定とコードをよく見てきましたが、何も見つかりませんでした。 構成: #pragma config FOSC = INTRCCLK #pragma config WDTE = OFF #pragma config PWRTE = OFF #pragma config MCLRE = OFF #pragma config BOREN = ON #pragma config CP = OFF #pragma config CPD = OFF コード: #include <xc.h> #include <math.h> #include "config.h" #define _XTAL_FREQ 4000000 void delay(unsigned int …
9 pic  c  embedded  programming  audio  oscillator  spark  dc-dc-converter  boost  charge-pump  eagle  analog  battery-charging  failure  humidity  hard-drive  power-supply  battery-charging  charger  solar-energy  solar-charge-controller  pcb  eagle  arduino  voltage  power-supply  usb  charger  power-delivery  resistors  led-strip  series  usb  bootloader  transceiver  digital-logic  integrated-circuit  ram  transistors  led  raspberry-pi  driver  altium  usb  transceiver  piezoelectricity  adc  psoc  arduino  analog  pwm  raspberry-pi  converter  transformer  switch-mode-power-supply  power-electronics  dc-dc-converter  phase-shift  analog  comparator  phototransistor  safety  grounding  current  circuit-protection  rcd  batteries  current  battery-operated  power-consumption  power-electronics  bridge-rectifier  full-bridge  ethernet  resistance  mosfet  ltspice  mosfet-driver  ftdi  synchronous  fifo  microcontroller  avr  atmega  atmega328p  verilog  error  modelsim  power-supply  solar-cell  usb-pd  i2c  uart 

3
低電力ワイヤレスモジュール戦略
私は、適度に狭い領域に広がる低電力センサーモジュールを設計しています。モジュールはすべて電池式であり、電池を再充電/交換する必要なしにかなり長い時間動作するはずです(長いほど、数か月または数年ではなくても少なくとも数週間は考えます)。アイデアは、モジュールが30分または1時間ごとに低電力モードからウェイクし、いくつかのサンプルを取り、データを中央のデータロガーに送信するというものです。中央のデータロガーはおそらく壁掛け式であるため、低消費電力は必要ありません。モジュールが中央ロガーから100m以上離れているとは思いません。 機能する可能性のあるいくつかのトランシーバモジュールを特定しました。 ALPHA-TRX433S、433 MHz ALPHA-TRX915S、915 MHz マイクロチップMRF89XAM8A、868 MHz マイクロチップMRF89XAM9A、915 MHz 私が読んだことから、これらのモジュールはすべてFCCの規制されていない帯域で動作し、安全に使用できます。Alphaモジュールは300mの範囲をアドバタイズしますが、Microchipモジュールの予想最大範囲がどうなるかわかりません。これをどのように計算しますか? また、私は自分のバンドを選択できるので、どのバンドを選択する必要があるのか​​、またその理由(つまり、915 MHzから433 MHzで何を取得し、何を失うのか)を教えてください。最も重要と考えるパラメーターの順に: 低電力 伝送範囲(理由の範囲内で、より良い) 他の環境要因(つまり、wifi /セルネットワーク、実行中の電子レンジ、壁/物理的な障害物、温度など)に対する耐性。対象となる用途は住宅環境であり、温度差が大きくなる可能性があります(-20C〜50Cなど)。 データレート。サンプルあたりのデータが非常に少ないことを期待しているため(これは最大で数バイト)、これはそれほど重要ではありません。 もう1つの質問は、同時にデータを送信しようとする複数のモジュールを処理する方法です。これを軽減する方法についていくつかの考えがありますが、どのソリューションを続行するかわかりません。 データが送信されるときにランダムな時間オフセットを使用します。衝突が単に回避されることを望んでいます。これはおそらく実装するのが最も簡単で、消費電力が最小になる可能性があります。ただし、これは衝突がないことを保証するものではありません。また、解決できないわけではありませんが、適切なランダムソースまたは一意の疑似ランダムシードを取得すると、問題が発生する可能性があります。 ウェイクアップして送信しようとすると、現在進行中の送信があるかどうかを確認します。データを送信する前に、送信の終了を待ってください。問題は、最後の送信が終了したことを両方が判断し、両方が同時に送信を開始する可能性があるため、待機状態で複数のセンサーをどのように処理するかです。 他のいくつかのソリューション。

2
自分のバスを設計する
この質問は、前の質問、「EMIのためにSPIに代わるもの」の補足です。私は自分の通信バスをデザインするというアイデアを楽しんでいます。誰かが私の予備設計に目を向けて、私がどこに夢中なのか教えてくれれば幸いです... 私は現在、別々のPCB上の7つのADC(共有CSですが、各ADCには独自のMISOラインがあります。ビットバンギングされています)に10cmを超える長さのワイヤーで運ばれる2MHz SPIを使用していますが、EMIを削減するために何か別のものに置き換えたいと考えています。問題は、差動バスを備えたADCが多くないため、独自のバスを設計できるかどうかです。少なくとも物理層、そしておそらくプロトコルも。 新しいバスの設計目標: 物理的に小さなコンポーネントを使用する 低EMI 4本以下のデータワイヤ(2ペア) 各ADCから300kbpsを超える帯域幅。(合計2.1mbps以上) これについて考えることに頭がおかしくなる前に、PSoC 5で行うのはそれほど難しいことではないことを考慮してください。そのチップでは、Verilogで独自のプロトコルを設計し、ハードウェアに実装することができます。そして、ある程度、物理層コンポーネントも含めることができるかもしれません。さらに、これらすべてを同時にマスターで並列に実行できるため、全体で良好な帯域幅を確保できるように、スレーブごとに1つずつ、これらの7つを同時に実行できる場合があります。 そしてここに私の予備的な考えがあります: I2Cに基づいており、物理層コンポーネントに接続できるように少し変更されています。SDAラインとSCLラインが差動ペアになりました。SDAペアにはOR-ingプロパティがあります。これは、ハイにしか駆動できないピンとローにしか駆動できないピンを使用して実現されます。SCLペアは、マスターによって排他的に駆動されます。データレートは少なくとも1 mbpsになります。 マスターは、7つのマスターモジュールを備えたPSoC5です。スレーブも1つのスレーブモジュールを備えたPSoC5であり、内蔵ADCを使用します。 考え: プルアップ抵抗とスルーレート制限コンポーネントを実装するための最良の方法が何かわからない。 解約は必要ないと思います。スルーレートを約80nsに制限すると、長さ10cmのケーブルに適しています。 それは明らかに適切な差動トランシーバーではありません。ゲートから1つを作成しようとして時間を無駄にしていますか? これらのNotゲートは、スキューを引き起こします。これは問題になりそうですか?
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.