タグ付けされた質問 「psoc」

アナログセンシングアプリケーション用のPCBを開発しています。PSoC3の内部ADCを使用します。いつものように、アプリケーションは非常にスペースに制約があるため（11mm x 21mm）、PCBレイアウトで妥協する必要がありましたが、これは大きなPCBではできなかったでしょう。 このボードは、調整された6Vから供給され、2つの5Vリニアレギュレータが含まれています。デジタル電源用のMCP1702、およびアナログ電源用のMIC5205。ボードは5つのA1324ホール効果センサーを検出しています。各ホール効果出力信号は、100nF + 1k RCフィルタでフィルタリングされます。1つのセンサーはPCB自体にあります（右下）。他の4つは、右側の6ピンコネクタに差し込みます。 チップはSPIスレーブとして機能していますが、ADCのサンプルはSPIトランザクション間で常に取得されるため、SPIはアナログ信号と干渉しません。 残念ながら、アナログ信号にはまだノイズ（12ビットで約1.5 LSB）が見られますが、レイアウトを改善するために別の方法でできることはないかと思います。 画像を新しいタブで開いて、より高い解像度で表示してください。 追加： MCP3208を使用して行った他のPCB設計、および同じデュアル5v電源、同じセンサー、同じRCフィルターは、12ビットで目立ったノイズを達成しませんでした。 PSoC3のADCはデルタシグマタイプです。このバージョンのPSoCは12ビットに制限されていますが、別の部品番号には16ビットADCがあります（ただし、サンプルレートは低くなります）。 私はノイズを気にしているので、12 ENOBに向けてもう少しプッシュしたいと思います。理由は精度ではなく、速度測定です。現在、このレベルのノイズにより、ロボットの正確な位置と速度の制御が不可能になっています。 追加： 回路図。申し訳ありませんが、少しcr屈ですが、値を読むことができます。

16 adc  analog  pcb-design  layout  psoc 

プロジェクトにPIC12F675を使用していますが、1つの点を除いてすべて正常に動作します。GP4はデジタルIOとして機能しません。設定とコードをよく見てきましたが、何も見つかりませんでした。 構成： #pragma config FOSC = INTRCCLK #pragma config WDTE = OFF #pragma config PWRTE = OFF #pragma config MCLRE = OFF #pragma config BOREN = ON #pragma config CP = OFF #pragma config CPD = OFF コード： #include <xc.h> #include <math.h> #include "config.h" #define _XTAL_FREQ 4000000 void delay(unsigned int …

9 pic  c  embedded  programming  audio  oscillator  spark  dc-dc-converter  boost  charge-pump  eagle  analog  battery-charging  failure  humidity  hard-drive  power-supply  battery-charging  charger  solar-energy  solar-charge-controller  pcb  eagle  arduino  voltage  power-supply  usb  charger  power-delivery  resistors  led-strip  series  usb  bootloader  transceiver  digital-logic  integrated-circuit  ram  transistors  led  raspberry-pi  driver  altium  usb  transceiver  piezoelectricity  adc  psoc  arduino  analog  pwm  raspberry-pi  converter  transformer  switch-mode-power-supply  power-electronics  dc-dc-converter  phase-shift  analog  comparator  phototransistor  safety  grounding  current  circuit-protection  rcd  batteries  current  battery-operated  power-consumption  power-electronics  bridge-rectifier  full-bridge  ethernet  resistance  mosfet  ltspice  mosfet-driver  ftdi  synchronous  fifo  microcontroller  avr  atmega  atmega328p  verilog  error  modelsim  power-supply  solar-cell  usb-pd  i2c  uart 

この質問は、前の質問、「EMIのためにSPIに代わるもの」の補足です。私は自分の通信バスをデザインするというアイデアを楽しんでいます。誰かが私の予備設計に目を向けて、私がどこに夢中なのか教えてくれれば幸いです... 私は現在、別々のPCB上の7つのADC（共有CSですが、各ADCには独自のMISOラインがあります。ビットバンギングされています）に10cmを超える長さのワイヤーで運ばれる2MHz SPIを使用していますが、EMIを削減するために何か別のものに置き換えたいと考えています。問題は、差動バスを備えたADCが多くないため、独自のバスを設計できるかどうかです。少なくとも物理層、そしておそらくプロトコルも。 新しいバスの設計目標： 物理的に小さなコンポーネントを使用する 低EMI 4本以下のデータワイヤ（2ペア） 各ADCから300kbpsを超える帯域幅。（合計2.1mbps以上） これについて考えることに頭がおかしくなる前に、PSoC 5で行うのはそれほど難しいことではないことを考慮してください。そのチップでは、Verilogで独自のプロトコルを設計し、ハードウェアに実装することができます。そして、ある程度、物理層コンポーネントも含めることができるかもしれません。さらに、これらすべてを同時にマスターで並列に実行できるため、全体で良好な帯域幅を確保できるように、スレーブごとに1つずつ、これらの7つを同時に実行できる場合があります。 そしてここに私の予備的な考えがあります： I2Cに基づいており、物理層コンポーネントに接続できるように少し変更されています。SDAラインとSCLラインが差動ペアになりました。SDAペアにはOR-ingプロパティがあります。これは、ハイにしか駆動できないピンとローにしか駆動できないピンを使用して実現されます。SCLペアは、マスターによって排他的に駆動されます。データレートは少なくとも1 mbpsになります。 マスターは、7つのマスターモジュールを備えたPSoC5です。スレーブも1つのスレーブモジュールを備えたPSoC5であり、内蔵ADCを使用します。 考え： プルアップ抵抗とスルーレート制限コンポーネントを実装するための最良の方法が何かわからない。 解約は必要ないと思います。スルーレートを約80nsに制限すると、長さ10cmのケーブルに適しています。 それは明らかに適切な差動トランシーバーではありません。ゲートから1つを作成しようとして時間を無駄にしていますか？ これらのNotゲートは、スキューを引き起こします。これは問題になりそうですか？

8 spi  i2c  transceiver  psoc  differential