タグ付けされた質問 「differential」

差動とは、信号情報が2つ以上のパスで伝送され、信号を正しく再構築するために両方が必要となる、あらゆる種類のシグナリングを指します。たとえば、USB D +およびD-

2
レビューリクエスト：DIY DCから50MHzの差動オシロスコーププローブ
適切な差動プローブのコストを考えると、私は自分で作ることにしました。要件は次のとおりです。 DC〜50 MHz 3db帯域幅 3V pk-pk〜300 V pk-pkのいくつかの選択可能な入力電圧範囲 1/500のコモンモード除去比よりも優れています 「十分な」雑音指数 地元の電器店の限られた部品で実現可能 手ではんだ付けされたコンポーネントを備えた、ホームエッチングされた両面PCBに適したレイアウト 私は高速アナログ回路の設計の経験がほとんどないので、概念設計に関する批判を含むフィードバックを受け取りたいと思っています。また、実装の特定の側面に関していくつか質問があります。 伝送信号が50 MHzにほとんど到達せず、ケーブルの長さが1 m未満である場合、同軸の両端に整合するインピーダンスなしで脱出できますか？スコープの端を50オームで終端するだけで（プローブの端で同軸を直接駆動する）、プローブの端で50オームの直列抵抗がスコープで見られる電圧を2で分割するので、私は好むでしょう。 BJT電流源は、 50 MHzの高振幅（JFETゲートで3 V pk-pk）の信号を与えられた場合、一定の5 mAをシンクするのに十分高速ですか？ 各JFETのソースと対応するBJTのコレクターの間にインダクタを追加することは、高周波で一定のJFETドレイン電流を確保する合理的な方法ですか、またはそのような回路は必然的に発振しますか？ 私のPCBレイアウトはどれほど正気ですか、明白な欠点はありますか？どうしますか？ さまざまな電圧範囲をサポートするために、私の予備設計は、3ピンヘッダーコネクタ（J1）に接続する外部のパッシブ減衰器に依存しています。減衰器には、周波数範囲全体にわたって反転入力と非反転入力を一致させるためのトリマー抵抗とコンデンサがあります。以下に示すのは、1：10の減衰器です（おおよそ+/- 30 Vの範囲）。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 アンプのフロントエンドは、減衰器段に高インピーダンスを提供するために、JFETソースフォロワーで実現されます。このトポロジは、利用可能なオペアンプの比較的高い入力バイアス電流（最悪の場合は2μA）を回避するために選択されました。バイポーラトランジスタ電流源により、入力電圧範囲全体にわたってJFETへの比較的安定したドレイン電流が確保されます。 オペアンプベースの差動アンプは、1 mのRG-174 50オーム同軸を駆動する役割も果たします。オペアンプは同軸を直接駆動できると宣伝されていますが、終端抵抗にはフットプリントがあります。 電力は9 Vバッテリーによって供給され、オペアンプの残りの半分は仮想グランドソースとして機能します。赤色のLEDは、プローブがオンであることを示し、電流源に約1.8 Vのバイアス電圧を供給するという二重の機能を実行します。 コンポーネント： 低リーク（<5nA）、2pF入力保護ダイオード：BAV199 JFET：SST310 BJT：BC847b 70MHz GBW、1kV /μsデュアルオペアンプ：LT1364 差動アンプ部用の4x精密抵抗（0.1％、2.2kΩ）。
2
USB信号ルーティング-ビアを使用してデータラインを交換しますか？
2番目のUSB設計を行っていますが、MCU（atemga16u2）のD + / D-ピンがマイクロBコネクタの正しい順序ではありません。これらを正しい方法でルーティングするためのベストプラクティスは何ですか？私の現在のアイデアは、atmegaを180度回転させて下に配線することですが、トレースがかなり長いように感じます。 片方の線をもう一方の下に落とすこともできますが、差動ペアの長さが混乱することは間違いありません。 このデバイスはフルスピードを超えることはないので、完璧ではないルーティングで回避できます。
4
このイーサネット差動ペアを改善するにはどうすればよいですか？
これは私の最初の100 Mbit / sイーサネットプロジェクトです（差動信号についてさらに学ぶためにやっています）。 この特定のケースで良いか悪いかわからない2つのことをしました。 1つは、信号トランスの下に配線することです。わずかに境界線上にありますが、ビアを使用してペアを交換することなく、ルーティングする他の方法を見つけませんでした。 どう思いますか？ビア（およびインピーダンスの不整合）を使用するか、インダクタの近くに配線する方が良いでしょうか？ また、KiCadで差動ツールを試してみましたが、両方のペアを同じ長さに合わせました（それ以外の場合、1つのトラックは約6 mm長くなります）。これはイーサネットの良い習慣ですか？ これは、現在のPCBのキャプチャです。 これは私が使用している回路図です。lan9512参照回路図を使用します。正直に言うと、私は自分の設計のインピーダンスについては知りません。50オームと100オームのどちらを使用する必要があるかはわかりません。 両面PCB、FR4高さ1.6 mm、1.6オンス銅（35 µm）のインピーダンス計算を含めます ご覧のとおり、トラックは0.8 mmです!! -大きすぎる。 これが最終バージョンです。1.6 mm、ギャップ0.16 mmのトラック（安価なPCBプロバイダーで最小）。 この貴重なマスタークラスをありがとうございました。差動ペアについてたくさん読みます。
4
オシロスコープで差動信号（RS-485やDMXなど）を測定するにはどうすればよいですか？
差動出力オーディオアンプなど、いくつかの場所で差動信号に遭遇しましたが、現在はRS-485に似たDMXで動作するプロジェクトに参加しています。（RS-485に関する同様の質問です。） たとえば、DMX照明コントローラーの波形を見ると、チャンネル1のプローブをD +に、チャンネル2のプローブをD-に、両方のアースリードをアースに接続しました。 次の表示が生成されます。 これは使用可能ですが、差動信号を見る正しい方法ではないことはわかっています。 正しい方法は何ですか？「差動プローブ」について聞いたことがあります。新しいプローブを購入する必要があるということですか？
2
差動信号-インピーダンスが等しいことが利点なのはなぜですか？
差動信号の主な利点は、両方の信号が同じインピーダンスを示すことです。一方、グランドに対して測定されるシングルエンド信号は、測定ポイントで高インピーダンス、グランドで低インピーダンスになることをコースで最近聞きました（下の図を参照してください）。 なぜそうなのかは理解していますが、どのように重要なのでしょうか？何でこれが大切ですか？「環境」ノイズが両方の信号に同じように影響するためでしょうか？
1
FPGAの差動I / Oピンを高速コンパレータとして使用できますか？
高速コンパレータはかなり高価であり、速度はFPGAが得意とするものです。一方、FPGA（私の場合：XC3S400）は、各バンクにペアの差動ピンがあり、それらの電圧が比較されます（少なくともそう思う！）。また、コンパレータとして機能するシングルエンド標準のVrefもあります。 これらの差動I / Oペアピンをコンパレーターとして使用できるかどうかを知りたい場合は、どうすればよいですか（vrefを接続してシングルエンド標準を使用するか、2つの電圧を差動I / Oピンに接続する必要がありますか？ ？） エディション：私はそれを試してみましたが、素晴らしい作品です！
1
USBデータラインのレイアウトはどれほど重要ですか/レイアウトはどのように見えますか？
現時点では、ボードにUSBデータラインを配置していますが、デザインがどれだけうまく機能するかを把握しようとしています。詳細は次のとおりです。 4層ボード（上から：信号、グランド、スプリット電源プレーン、信号） 内部銅は0.5オンス、外部銅は1オンスです 外部フォイルとコア間のプリプレグの厚さは7.8ミル トレースは10ミル、差動ペア間隔は9.7ミル MCUピンからパラレルキャップまでのトレース長は約0.23インチ デバイスのエンクロージャーに密閉型USBコネクターを取り付ける予定です。私が選択したコネクタは垂直ヘッダー配列になっているため、コネクタをはんだ付けするボードがあり、それからメインボードの間にジャンパーケーブルがあります。 上記の仕様に基づく差動インピーダンスに関しては、91〜92オームの領域のどこかに着陸する必要があると考えています。確かに、トレースは、コネクタに当たる前に並列キャップと直列抵抗を通過するため、常に均等な間隔を保っていません...しかし、できる限りのことを試みました。 これまでのボードレイアウトのショットを次に示します。 これはどのように見えますか？トレースのペア間の長さの違いは5ミル未満です。私が心配しているのは、この全体の差動インピーダンスのことを台無しにする可能性があります...そして、ボードとコネクタ間のジャンパーケーブルを台無しにすることです。
4
USB差動ペアの長さ
USB接続を使用するPCBをルーティングしています。差動ペアのトレースは互いに10ミル離れており、長さは約1mm異なります。それは問題になるでしょうか？長さの推奨最大差とそれらの間の最小距離はどのくらいですか？
2
特定の「差動インピーダンス」のPCBトレースをレイアウトする方法
これは、特定の状況でのみ、以前に尋ねられたトピックに対する適切な一般的な質問と回答を作成する試みです。 「差動インピーダンス」が指定された差動信号ペア用のPCBボードをレイアウトする前に、知っておく必要があることを説明していただけますか？ 差動ペアは、USB、MIPI、RS-422、RS-485、PCI Express、DisplayPort、LVDS、HDMIなどを含むさまざまな高速シリアルバスに使用されます。 「差動インピーダンス」の定義は何ですか？PCBボードでは、ケーブルの差動ペアで行われているように、ワイヤをねじったり、交互にしたりする必要がありますか？各長さのインピーダンスはトレースと「差動インピーダンス」の半分に一致していますか、それともそれより複雑ですか？最大信号周波数を与えられた場合、長さの一致はどれくらい近い必要がありますか？ 参考になる参考文献： 差動ペアルーティング 微分インピーダンス…最終的にシンプルに
4
自然応答と強制応答の違いは？
参照 EdaBoard.comの2番目の投稿 システムの時間応答は、変数の時間発展です。回路では、これは時間に対する電圧と電流の波形になります。 自然応答は、すべての外力がゼロに設定された初期条件に対するシステムの応答です。回路では、これは、すべての独立した電圧がゼロボルト（短絡）に設定され、電流源がゼロアンペア（開回路）に設定された初期条件（たとえば、インダクターの初期電流およびコンデンサの初期電圧）での回路の応答になります。 ）。回路の自然応答は、回路の時定数と、特性方程式の根（極）によって決まります。 強制応答は、初期条件がゼロの外部刺激に対するシステムの応答です。回路では、これは外部電圧および電流源強制機能に対する回路の応答です... 続きを読む ご質問 どうすれば自然な反応がありますか？出力を作成するには何か入力する必要がありますか？私がそれを見る方法は、メインの給水管を回してから、蛇口をつけて水が出るのを期待するようなものです。 どのようにすることができますv(t)（リンクから上記の）私たちは知っていない場合のために解決することがdv(dt)自然な反応を見つけるために？ レイマンの用語の違いを説明することにより、2つの概念（自然応答と強制応答）を拡張していただければ、すばらしいでしょう。 @Felipe_Ribasこれを確認して、いくつかの質問に答えてください。（必要に応じて、これを直接編集できます） 与えられた方程式が10dy/dt + 24y = 48意味することrate of change of output + 24 * output = 48。初期条件はy(0)=5およびdy/dt=0です。 つまり、入力は48/(24*5)正しい仮定ですか？その解決策0.4は、どちらが定数入力ですか？
4
誰かがこのバランスの取れたドライバー回路を私に説明できますか？
レーザープロジェクターのガルバノを制御するために差動信号を生成しようとしていますが、理解できるように、+ 5V / -5V（10Vpp）にする必要があります。レーザーハープ用にこの回路を見つけましたが、この特定のデュアルオペアンプ設計が何をするのか混乱しています。ゲインが1の反転アンプと非反転アンプのペアのように見えますが、それらは互いに供給されています。ここに写真があります： オリジナルはここにあります。 私はたくさんの「回路例」を調べて、それに似たものを見つけることができなかったので、誰がそれが何と呼ばれるか、またはそれがどのように機能するかを教えてもらえるかどうか私は興味があります。
1
ADコンバーターの差動入力のインピーダンス
現在、かなり高速なADC / DACコンバーターチップをFPGAに接続してRFを送受信することを試みていますが、コンバーターを実行して、信号発生器とテスト用のオシロスコープを接続することが今の私の主な目標です。 私はデジタルの世界から来ています。私はあらゆる種類のデジタル回路を実行し、マイクロコントローラーで簡単なタスクを行うためにADコンバーターを使用しましたが、差動でインピーダンスなどのいくつかの要因に敏感なアナログ高速信号に関しては、基本的に何を考えているのかわかりませんmやって。 このプロジェクトで使用したいチップはAD9862です。それはかなり古いですが、それほど高価ではなく、はんだ付けも簡単であり、参照プラットフォームとして使用しているUSRPのいくつかのモデルでEttus Researchによって使用されています。より良いチップの提案があれば教えてください！ 今私が気にしている主なことは、全体のアナログ領域です。AD9862には、オプションでバッファリングできる2つの差動入力があります（これは私がやるべきことです）。データシートには、入力バッファのインピーダンスが200オームであると記載されています。次に、私がやりたいことは、これら2つのADチャネルを50Ωインピーダンスの不平衡SMAコネクタに取り出し、後で信号発生器または無線フロントエンドを接続することです。ですから、そのためにバランが必要です。 Ettusもそれを行いました。AD- / DA-Converterに異なるフロントエンドを接続するためにベースボードに接続できるドーターボードがいくつかあります。今、私がまさに望んでいることを実行するBasicRXドーターボード（以前は最も簡単なドーターボード）を見ると、彼らがADT1-1WTと呼ばれるバランを使用していることがわかります。これを調べると、データシートには75Ωのインピーダンスがあることがわかります。それは完全に間違っていませんか？50オームの不平衡から200オームのバランストランスが必要だと思いました。 また、入力は50オームの抵抗で終端され、出力はコネクタ以外のコンポーネントなしで直接AD（VINP_A / VINN_AおよびB）に送られます（右？または、 10pFコンデンサ？メーリングリストで、ローパスフィルターの値が50Ωのこの回路図で間違っていることをどこかで読みました。これは、AD入力の200オームの入力インピーダンスとはまったく一致しません。誰かがそれを私に説明できたら最高です！私にとって、すべての値は完全にオフです。 また、PCB上のトレースはどうですか？また、反射や定在波を防ぐために、適切なインピーダンスが必要です。だから私はそれらを一致させる必要があると思いますか？したがって、バランの出力は、AD入力に向かう差動インピーダンスが200オームの差動トレースである必要があり、バランの反対側では、SMAコネクタに行く50オームのトレースが必要ですか？ 誰かが私にこれについていくつかの光を当てることができれば、それは素晴らしいでしょう！これらはすべて、電気工学を専攻してコンピュータサイエンスを専攻した場合にのみ大学で学んでいるように見えます。これはすべて私にとって素人的な趣味なので、今はちょっと迷っています:(
2
長さマッチングの差動ペア
イーサネット接続でPCBをルーティングしていますが、TXとRXの差動ペアをどのようにルーティングするのが最適かを判断するのに少し問題があります。100Ωの差動インピーダンスに必要なトラック形状を把握するためにインピーダンス計算を行い、それをボードハウスで確認しました。ただし、TX + / TX-とRX + / RX-のペアの長さの不一致が少しあります（約5mm）。したがって、ペアのトレースの長さの不一致を最小限に抑えるために、「波線技術」を採用しています。 私の質問は、波線形状を理解するための経験則または正確な計算があるかどうかです。意味を説明するために、添付ファイルを見てください。「緩い」波線を持つ1つのペア（画像では1.と表示されています）と「タイトな」波線を持つ2つのペア（画像では2つと表示されています）をルーティングしています。どちらが良いですか、それはまったく重要ですか？「タイトな波線」に関する私の懸念は、波線がほとんどのアプリノートで強く推奨されている90度の角度に近いため、反射による信号品質の低下です。一方、「ゆるい波線」はより多くのスペースを占めるため、差動インピーダンスを低下させていますか？ ありがとう、そして幸せな休日！-イゴール
3
差動出力とコモンモードシフトを備えた差動アンプ
概要：差動出力を備えた差動アンプを構築したいのですが、コモンモードを元のレベルとは異なるレベルにシフトします。 私の現在の知識はこれまでのところ私を連れて行きます：この画像にあるような、伝統的な3オペアンプの計装用アンプを取り上げます。 ここで、左側の2つのオペアンプを3番目のオペアンプなしで使用すると、それらはすでに私が望んでいるものとほぼ同じです。つまり、差動入力を増幅し、差動出力を提供します。唯一の問題は、入力のコモンモードを保持することです。右側に3番目のオペアンプを追加すると、グラウンドにバイアスをかけることでCMをシフトするのは簡単です（実際、これはほとんどのシングルチップインストゥルメントアンプがVbiasピンを提供するときに行うことです）が、回路の出力は単一になりました-終了しました。 では、差動出力とCMシフトの両方を維持する最良の方法は何でしょうか。1つの方法は、おそらく、上記の計装アンプの左側の2つのオペアンプのみを使用して、それぞれのグランドを個別にシフトすることです。 私の頭に浮かぶもう1つのオプションは、左の2つのオペアンプだけを再び使用し、（例として、CMを半分にしたい場合）必要に応じて2倍のゲインを使用し、各出力を2で除算することです。 残念なことに、これらのソリューションはどちらも、TCRが低く（回路の温度ドリフトを非常に低く抑えようとしています）、より多くの（量的に）整合性の高い抵抗が必要です。 では、この問題にどう対処しますか？多分計装アンプを取ることは間違ったスタートですか？私の上記のソリューションの1つはこれを行う「標準」の方法ですか、それともこの目的のためのより良い回路がありますか？ 編集：整合抵抗の明確化：温度ドリフトを最小限に抑えることを目的としているため、TCRでそれらを整合させることです。これは、抵抗を絶対値ではなくTCRで一致させる必要があることを意味します。これにより、抵抗が温度によってドリフトしたときに、元の比率を維持します。実際、私は絶対値の照合に関心がありません（ほとんどの場合、CMRRを維持するには少しの照合が必要です）。これには、2つの理由があります。1）絶対値の不一致により、オフセットエラーとゲインエラーが発生します。システムレベル。温度ドリフトの測定と修正ははるかに困難です。2）これはセンサーのフロントエンドであり、センサーのAC励起によりオフセットエラーは相殺されるため、ほとんどのオフセットエラーはキャリブレーションを行わなくても存在しなくなります。とにかく：
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.