タグ付けされた質問 「common-mode」

5
「コモンモード」ノイズとは何ですか？
誰かが「コモンモード」ノイズとは何か、そしてそれがどのように問題になるかを説明できますか？ 私は一般に信号の「ノイズ」を理解しています。私は、回路基板上の「うるさい」+ 5Vレールを持っている場合は、私は5の一定の値を取得するつもりはありません、それはその公称値の上方および下方の周りにバウンスされます... ... それでも相対回路COMへ。 「コモンモード」ノイズについての私の漠然とした理解は、両側が一緒に等しく変化しているということです。（これは私の理解が破綻するところです）つまり、ペアは...に関して...跳ね回っていますか？アース？
3
コモンモードチョークに当たる信号はどうなりますか？
私はコモンモードチョークの背後にある原理をよりよく理解しようとしています。明確にするためにいくつかの図面を作成しました。 差動モード信号 差動電流（差動電圧で駆動）は、インダクタコアに等しいが反対の磁場Bを作成します。 これらの磁場は互いに打ち消し合うため、コア内の正味磁束はゼロです。そのため、これらの差動電流はインピーダンスを「感じ」ません。 コモンモード信号 対照的に、コモンモード電流は、コアに等しい付加的な磁場を生成します。そのため、彼らは高インピーダンスを「感じ」、通過することができません（または通過すると、高度に減衰します）。 しかし、正確にはどうなりますか？以下に説明するいくつかの理論があります。 コモンモード信号-理論1 私の最初の考えは、コモンモード信号がチョークに当たり、内部に磁束を生成することです。これを行うと、多くのエネルギーが熱として失われます（ヒステリシスおよびその他の影響）。わずかな部分だけが通過します： この特定の方法でどのようなコモンモードチョークが動作しますか？電圧スパイクを「燃やす」ことは、私にとって非常に望ましい効果のようです。 コモンモード信号-理論2 おそらく、電圧スパイクはコアに多くの磁束を蓄積する機会を実際に得られないか、またはコアは単に「損失」が十分ではありません。電圧スパイクはコアで跳ね返り、元に戻ります。小さい部分のみが通過します： チョークの右側のシステムは保護されていますが、左側のシステムは反射信号を処理する必要があります。定在波のような厄介なものが表示される場合があります。 私の質問 いくつか質問があります。 理論1または理論2がもっともらしいと思いますか？ 特定のタイプのコモンモードチョークは、理論1で説明されているように動作する傾向があると思いますか？ おそらく、私の両方の理論は単に間違っているだけです。もしそうなら、実際に何が起こりますか？ 教えてください。
1
差動増幅器ICのCMRRは時間とともにどのように変化しますか？
精密なアナログ回路を設計するとき、私はしばしば、目的に対して十分に正確であると思われる部品に出くわしますが、データシートでは主要なパラメーターが時間とともにどのように変化するかを指定していません。 現在、差動アンプのデータシート（例：INA157）を見ており、CMRRは手頃な価格の整合抵抗分割器（例：MAX5490）を使用した場合よりも良く見えます。ただし、抵抗比は時間とともにドリフトし、CMRRが低下します。 抵抗分圧器はこの比率のドリフトの典型的な値を与えることが多いので、再キャリブレーションを行わなくても回路がどれくらいの時間続くことができるかを見積もることができます。しかし、私が見た差動増幅器のいくつかは、経時的な入力オフセットドリフトを指定しますが、CMRRの変化または経時的な抵抗比のマッチングを指定するものはまだありませんでした。 私は、パラメータが時間の経過とともに初期制限を大きく超えてドリフトすることはないと仮定します。これは、たとえば多くのオペアンプのオフセット電圧の場合に当てはまるようですが、一方で、数千時間以内に2％未満（またはその大きさに沿った何か）ドリフトするように指定されています。 今、私は疑問に思っています：CMRR（またはエージング仕様のない同様のパラメーター）がどのように発展するかを推定するための経験則はありますか？数年使用しても、「最小」仕様を超えたままになると想定できますか？そうでない場合、データシートの仕様は実際に何時間使用されますか？
2
LVDSラインでのEMIフィルタリング
この質問はわずかに関連しています：私のPCBで何が放射していますか？ これらは、ベッコフのEtherCAT産業用IOモジュールです。各モジュールは、100mbps LVDSでネイバーに接続されています。各モジュールには、バス上のすべての通信を処理するET1200 ASICが含まれています。 最近私はいくつかを開いて、それらが使用するEMIフィルタリングを確認しました。 彼らは、ET1200 ICのデータシート（または私が見つけたLVDSのドキュメント）のどこにも記載されていない多くのフィルタリングコンポーネントを使用しているようです。具体的には、LVDSラインは、推奨される単一の100R終端抵抗よりもはるかに多く装飾されています。 緑でラベル付けされたコンポーネントは次のとおりです。 コンデンサー フェライトビーズ コモンモードチョーク これが、LVDSコンポーネントの回路図だと私が信じているものです。 明らかに、EMCテストに合格するために、これらのコンポーネントをすべて追加する必要がありました。フェライトビーズにびっくり。ACカップリングを実現するためにこれらの場所でコンデンサーが使用されているのをよく見ました。私はそこにフェライトを入れることを考えたことはなかったでしょう。 ET1200 ASICを使用してEtherCATを実装するハードウェアを設計しています。EMCにも合格したいので、同じコンポーネントを使用するのが賢明だと思います。 質問：コンデンサとフェライトビーズのどのような値を使用する必要がありますか？このようなLVDSのEMIフィルタリング技術について説明しているドキュメントはありますか？
3
差動出力とコモンモードシフトを備えた差動アンプ
概要：差動出力を備えた差動アンプを構築したいのですが、コモンモードを元のレベルとは異なるレベルにシフトします。 私の現在の知識はこれまでのところ私を連れて行きます：この画像にあるような、伝統的な3オペアンプの計装用アンプを取り上げます。 ここで、左側の2つのオペアンプを3番目のオペアンプなしで使用すると、それらはすでに私が望んでいるものとほぼ同じです。つまり、差動入力を増幅し、差動出力を提供します。唯一の問題は、入力のコモンモードを保持することです。右側に3番目のオペアンプを追加すると、グラウンドにバイアスをかけることでCMをシフトするのは簡単です（実際、これはほとんどのシングルチップインストゥルメントアンプがVbiasピンを提供するときに行うことです）が、回路の出力は単一になりました-終了しました。 では、差動出力とCMシフトの両方を維持する最良の方法は何でしょうか。1つの方法は、おそらく、上記の計装アンプの左側の2つのオペアンプのみを使用して、それぞれのグランドを個別にシフトすることです。 私の頭に浮かぶもう1つのオプションは、左の2つのオペアンプだけを再び使用し、（例として、CMを半分にしたい場合）必要に応じて2倍のゲインを使用し、各出力を2で除算することです。 残念なことに、これらのソリューションはどちらも、TCRが低く（回路の温度ドリフトを非常に低く抑えようとしています）、より多くの（量的に）整合性の高い抵抗が必要です。 では、この問題にどう対処しますか？多分計装アンプを取ることは間違ったスタートですか？私の上記のソリューションの1つはこれを行う「標準」の方法ですか、それともこの目的のためのより良い回路がありますか？ 編集：整合抵抗の明確化：温度ドリフトを最小限に抑えることを目的としているため、TCRでそれらを整合させることです。これは、抵抗を絶対値ではなくTCRで一致させる必要があることを意味します。これにより、抵抗が温度によってドリフトしたときに、元の比率を維持します。実際、私は絶対値の照合に関心がありません（ほとんどの場合、CMRRを維持するには少しの照合が必要です）。これには、2つの理由があります。1）絶対値の不一致により、オフセットエラーとゲインエラーが発生します。システムレベル。温度ドリフトの測定と修正ははるかに困難です。2）これはセンサーのフロントエンドであり、センサーのAC励起によりオフセットエラーは相殺されるため、ほとんどのオフセットエラーはキャリブレーションを行わなくても存在しなくなります。とにかく：
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.