これは、特定の状況でのみ、以前に尋ねられたトピックに対する適切な一般的な質問と回答を作成する試みです。
「差動インピーダンス」が指定された差動信号ペア用のPCBボードをレイアウトする前に、知っておく必要があることを説明していただけますか？
差動ペアは、USB、MIPI、RS-422、RS-485、PCI Express、DisplayPort、LVDS、HDMIなどを含むさまざまな高速シリアルバスに使用されます。
「差動インピーダンス」の定義は何ですか？PCBボードでは、ケーブルの差動ペアで行われているように、ワイヤをねじったり、交互にしたりする必要がありますか？各長さのインピーダンスはトレースと「差動インピーダンス」の半分に一致していますか、それともそれより複雑ですか？最大信号周波数を与えられた場合、長さの一致はどれくらい近い必要がありますか？
参考になる参考文献：
回答:
私はこれに簡単に答えようとしますが、このタイプの質問のための素晴らしいリソースは、エリック・ボガティンの信号と電力の完全性-Simpifiedです。
数百ピコ秒の範囲の信号エッジレートを持ついくつかの非常に高速なプロトコルをリストして説明しました。これが意味することは、ほんの数インチの痕跡でさえ電気的に長いとみなすことができ、これらの伝送チャネルは伝送線としてルーティングされなければならないということです。
非常に簡単に言えば、高速ドライバー（SerDesの入力/出力のシリアルトランシーバー）に既知のインピーダンスを備えた伝送ラインを提示すると、正常な通信を妨げる可能性のある有害な信号反射なしに、そのラインを介したデータ伝送が可能になります。これは、シンボル間干渉（ISI）、クロストーク、UI（ユニットインターバル）を使用できない追加のジッター、およびその他の多くの効果として現れます。これらのプロトコルの一部（PCIeなど）は、低コストのFR-4で従来の銅線よりも8GT / sを超えてプッシュしていることを思い出してください。これを行うために、設計者はデータ伝送用の高品質チャネルを提供するためにできる限りのことを行うように注意する必要があります。
一般に、所定のプロトコル（または仕様）には、望ましい特性インピーダンスがリストされています。例として、IntelはXeonプラットフォームのPCI Expressトレースを「100オームの差動ペア」としてルーティングするよう要求する場合があります。これは、データ転送に100オームの特性インピーダンス伝送ラインを期待するように、PCI Expressトランシーバーを認定および設計したことを意味します。USBは通常90オーム、RS-422は120オーム、イーサネットは100オームが必要です。この記事ではシングルエンドの伝送ライン構造には触れませんが、コメントで後述するように、おおよその最初の順序で、以下の構造の各「半分」をペアインピーダンスの半分と見なすことができます。
さて、従来のFR-4 PCB上に伝送ライン構造を作成するために（これを手頃な価格に保つために！）、いくつかのオプションがあります。差動トレースには、いくつかのオプションがあります。トレースが最上層または最下層にあるとします-オプション1はエッジ結合マイクロストリップです（私が持っている写真は「コーティング」で、その上にはんだマスクがあります。技術的には、エッジ結合コーティングとエッジ結合があります。最上層/最下層のオプションの表面-本当に高周波のRF作業では、はんだマスクの存在さえ問題になる可能性があります）。
その下のリターンプレーンまでの距離、2つのライン間の間隔、各ラインの幅に基づいて、PCBファブはターゲットインピーダンスを示す構造を提供できます。
さて、あなたが内側の層にいるとしましょう。ここで使用される構造は、通常、エッジ結合の埋め込みマイクロストリップです。
最初のものと同様に、これも最も近い基準面までの距離を考慮します。多くの設計者は、高速ペアを内部層に埋め込んで、銅プレーンの「自由な」シールドの恩恵を受けて放射を低減することを好みます。エッジ結合オフセットストリップラインは、2つの平面レイヤーの間に信号レイヤーが挟まれている場合に使用されます。
これらの差動構造を取得するには、PCB製造会社に問い合わせて、探している差動インピーダンスを伝えます。これはPCBスタックアップ設計プロセスの一部です。製造会社は、コアとプリプレグ材料に使用する実際の材料（異なるEr値）を実行し、設計ツールで従う一連のジオメトリ（たとえば（実数ではない） "0.2mm 100オームインピーダンス+/- 10％の場合、レイヤー1と8に0.15mm間隔の厚いトレース。次に、これらの値をAltiumに入力すると、ペアとしてルーティングしたときに、それらがジオメトリに従うことを差分として呼び出します。
設計上、PCBを工場で製造し、設計されたスタックアップを送信すると、これらのトレースにより、所望の特性インピーダンスが得られます。インピーダンスクーポンをリクエストする必要があります。これは通常、伝送ラインの重複構造が作成されたアレイの外側部分からのPCBの一部であり、TDR（時間領域反射率計）を使用して実際のインピーダンスが構築されました。通常の許容値は約10％です。
長さの一致は差動インピーダンスに影響せず、プロトコルごとに異なります。ペア内スキュー（PからN）、ペア間/レーン間スキュー（PCIe Txレーン0から1）のスキューがあり、後者は一般に前者よりもミスマッチを許容します。これは通常、メーカーの仕様に合うようにペアのメンバーを取得するために蛇行または蛇行ルーティングを追加するために、終わり近くで分析するものです。生のネットの長さをExcelにダンプするスクリプトを使用してから、条件付き書式設定を使用して、仕様を満たすためにどのように処理しているかを知らせます（多少編集されています-これは、いくつかの不一致があるモジュールを備えたボードです。ミスマッチのあるキャリアPCB）：
そして、これはベンダーの推奨に基づいた100オームの差動ペアのAltiumセットアップの例です。
以下に、順不同で役立つ可能性のあるその他のヒントを示します。
そのため、次のPCBプロジェクトを開始する前に、差動トレースルーティングを意味するプロトコル/要件を使用します。
差動インピーダンスは、ペアの両側間のカップリングによって影響を受けます。通常、PCB差動ペアは、PCB層の特定の構成内の特定のギャップで並列に並べて配線されます。2つの側面の間にカップリングがない場合（十分に離れている場合）、差動インピーダンスは、それ自体でどちらかの側面のシングルエンド特性インピーダンスのちょうど2倍になります。両側がより密接に結合するにつれて、差動インピーダンスはこの場合からさらに発散します。私のこのブログのいくつかの基本的な洞察かもしれません：https : //blog.zuken.com/routing-pcb-differential-pairs/