タグ付けされた質問 「differential」

差動とは、信号情報が2つ以上のパスで伝送され、信号を正しく再構築するために両方が必要となる、あらゆる種類のシグナリングを指します。たとえば、USB D +およびD-

3
バッテリーの電圧と電流の測定シングルエンドまたは差動?
バッテリーの充電/監視プロジェクトでバッテリーの電流と電圧を測定しようとしています。電流検出(ハイサイドとローサイドの検出を含む)についてすべて読みました。また、他の電流測定デバイスと比較して正確であるため、電流測定にはシャント抵抗を使用することにしました。私のバッテリーはリチウムイオンバッテリーで、このバッテリースタンドの最大定格は(4.3V、40A)です。 ただし、ADCを使用して電圧と電流を測定する方法、つまり、シングルエンドで測定するか差動で測定するかについて混乱しています。私の回路の非常に大まかなスケッチを以下に示します。(このADCはマイクロコントローラーとインターフェースされます) バッテリーは、充電目的でバックコンバーターに接続されているのが分かります。そして、ADCも見ることができます。 (私のスケッチは正確ではないかもしれませんが、ここと図で私が書いたすべてのことを意味することに注意してください) 私が思うに、この方法でバッテリーの電圧と電流を測定しようとすると(下の画像に示すように)、私の電圧は差動になります(バッテリーのマイナス端子が直接接地されていないため、間にシャントがあるため)電流を差動入力ADCに供給する必要がありますが、シャントの1つのレッグが接地されているため、電流は最後に1つ測定されます。 そして、この方法でバッテリーの電圧と電流を測定しようとすると(下の画像に示すように)、電圧は片端で終了し(バッテリーのマイナス端子が直接接地されているため)、電流測定は差動で実行する必要があります(シャントが電源とバッテリーの間に配置されているため)。 今、私はADCの専門家ではありませんが、ADC(およびそれらのデータシート)について読んだ限り、ADCにシングルエンド入力と差動エンド入力の両方がある場合は、シングルエンド入力ADCとして使用するか、または使用できます。差動終端入力ADCとして。つまり、これを単一入力と差動入力の両方として同時に使用することはできません。 それが私の質問です。それに対する解決策は何でしょうか?シングルエンド入力用と差動エンド入力用の2つの異なるADCを使用しますか? または、電流と電圧の両方を差動で測定して、両方を差動エンド入力ADCとして構成された単一のADCに供給することはできますか?PS私はこれらの量を可能な限り高精度で測定することになっているため、シングルエンドから差動エンドAMPを使用することを楽しみにしておらず、そのようなAMPを導入するとシステムの測定精度が低下します。 それで、両方の量を微分して測定できるかどうかという疑問が残りますか?以下の図に示すように、電圧測定接続を差動終端入力ADCの「+」および「-」入力に供給するだけです。この場合、バッテリーのマイナス端子は接地電位になるので、差動入力ADCの「-」端子に給電できますか?(私は電子工学の分野で多くの知識を持っていないので、それが可能かどうか、または私がここで尋ねていることはまったく愚かですがわかりません) 親切なコメントをいただければ幸いです。 ありがとうございました。 ありがとうございました。

1
このBJTトランジスタ回路はどのように機能しますか?
私は、この回路が私が意味するより詳細な分析がどのように機能するかについて、この回路についてもう少し知りたかっただけです。分圧器に接続されたある種の差動増幅器と電圧調整用のツェナーダイオードがあることを知っています。(私が間違っていれば私を訂正してください)。 また、Proteus 8シミュレーションでVoから電圧を取得できないのはなぜですか。(シミュレーションファイル)

3
差動信号の接地接続
2つのシステム間で差動信号を接続する場合、グランド接続が必要ですか? これは必要ないと考えていましたが、受信側のコモンモード電圧はどのように動作しますか?2つのシステム間にアースを接続せずに、受信端で入力をプローブし、入力が10Vピークツーピーク60Hz(おそらく電源ラインからの干渉)に乗っているのを観察します。受信入力に+/- 5Vのコモンモード制限があるため、これがおそらく私が現在経験している不安定な動作を引き起こします。 両方のシステムでのアース接続は役に立ちますか?または、差動信号を接続するためにグランド接続が必要ですか?


2
イーサネットの差動トラックでこれほど多くのトラブルに行く価値はありますか?
私は、磁気が組み込まれたイーサネットコネクタとMicrel KSZ8051MNL Phyを含むPCBをレイアウトしています。これは100mbpsアプリケーション用です。 EMIを削減し、イーサネットデータトラックを可能な限り完全にバランスをとり、長さをできる限り一致させるために、かなり曲がりくねった経路でルーティングすることになりました。 質問1:そのような短いトラックのためにこの努力に行く価値はありますか?これらのトラックをレイアウトする簡単な方法では、約1.7mmの違いが生じます。 質問2:このほぼ360ºのループに欠点はありますか? (ところで、Phyには必須のターミネータがあるため、PCBには表示されません。)

5
差動信号の生成
私は小さなタスク(実際にははるかに大きなタスクの一部です)が与えられましたが、マイクからの信号のように信号を生成する必要があります。次の要件を守る必要があります。 1.0Vpp 正弦波 微分 現在、これらは実際には2つの質問です。 信号は差動である必要があることを理解しているため、2つの信号が必要ですが、これら2つは0Vを中心に対称である必要がありますか?マイクがここに与える通常の出力は何ですか。それ以外の場合:単一の正弦波を使用し、それを2倍にすると、レシーバーへの入力は同じに見えますか? 私がこれを行うことができる安価な方法は何ですか?マイクロコントローラーとそのDAC機能を使用して素敵な正弦波を生成できることを理解しています。それでも、それからどのようにして差動信号を得ることができますか?または、すでに私がやりたいことをしているICはありますか?

2
インピーダンス整合差動信号
差動信号を使用してRFICを使用した回路を設計しています。ノイズを極力抑えたい。例としてミキサー(LT5560)を使用します。すべてのリファレンス回路図は50オームに一致し、バランを使用して差動入力と出力をシングルエンドに変換します。どちらの側のICも差動なので、ミキサーとの間で差動信号を使用したいと思います。シングルエンドに変換してから差動に戻すのは無駄に思えます。データシートが強く推奨しているのに、どのリファレンス回路図でも差動シグナリングを利用しないのはなぜですか? 私の主な質問はこれです。シングルエンド信号のインピーダンスを一致させる方法は知っていますが、差動ラインのインピーダンスをどのように一致させるのですか?私のソースインピーダンスは50オームではありません。 LT5560データシート 編集:明確にするために、50オームを一致させようとしているのではなく、2つの異なる複雑な差動インピーダンスを一致させる必要があります。したがって、この画像では、最大の電力伝達を確保するために正しいコンポーネント値をどのように計算しますか?

2
自分のバスを設計する
この質問は、前の質問、「EMIのためにSPIに代わるもの」の補足です。私は自分の通信バスをデザインするというアイデアを楽しんでいます。誰かが私の予備設計に目を向けて、私がどこに夢中なのか教えてくれれば幸いです... 私は現在、別々のPCB上の7つのADC(共有CSですが、各ADCには独自のMISOラインがあります。ビットバンギングされています)に10cmを超える長さのワイヤーで運ばれる2MHz SPIを使用していますが、EMIを削減するために何か別のものに置き換えたいと考えています。問題は、差動バスを備えたADCが多くないため、独自のバスを設計できるかどうかです。少なくとも物理層、そしておそらくプロトコルも。 新しいバスの設計目標: 物理的に小さなコンポーネントを使用する 低EMI 4本以下のデータワイヤ(2ペア) 各ADCから300kbpsを超える帯域幅。(合計2.1mbps以上) これについて考えることに頭がおかしくなる前に、PSoC 5で行うのはそれほど難しいことではないことを考慮してください。そのチップでは、Verilogで独自のプロトコルを設計し、ハードウェアに実装することができます。そして、ある程度、物理層コンポーネントも含めることができるかもしれません。さらに、これらすべてを同時にマスターで並列に実行できるため、全体で良好な帯域幅を確保できるように、スレーブごとに1つずつ、これらの7つを同時に実行できる場合があります。 そしてここに私の予備的な考えがあります: I2Cに基づいており、物理層コンポーネントに接続できるように少し変更されています。SDAラインとSCLラインが差動ペアになりました。SDAペアにはOR-ingプロパティがあります。これは、ハイにしか駆動できないピンとローにしか駆動できないピンを使用して実現されます。SCLペアは、マスターによって排他的に駆動されます。データレートは少なくとも1 mbpsになります。 マスターは、7つのマスターモジュールを備えたPSoC5です。スレーブも1つのスレーブモジュールを備えたPSoC5であり、内蔵ADCを使用します。 考え: プルアップ抵抗とスルーレート制限コンポーネントを実装するための最良の方法が何かわからない。 解約は必要ないと思います。スルーレートを約80nsに制限すると、長さ10cmのケーブルに適しています。 それは明らかに適切な差動トランシーバーではありません。ゲートから1つを作成しようとして時間を無駄にしていますか? これらのNotゲートは、スキューを引き起こします。これは問題になりそうですか?
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.