FPGAの差動I / Oピンを高速コンパレータとして使用できますか?


13

高速コンパレータはかなり高価であり、速度はFPGAが得意とするものです。一方、FPGA(私の場合:XC3S400)は、各バンクにペアの差動ピンがあり、それらの電圧が比較されます(少なくともそう思う!)。また、コンパレータとして機能するシングルエンド標準のVrefもあります。

これらの差動I / Oペアピンをコンパレーターとして使用できるかどうかを知りたい場合は、どうすればよいですか(vrefを接続してシングルエンド標準を使用するか、2つの電圧を差動I / Oピンに接続する必要がありますか? ?)

エディション:私はそれを試してみましたが、素晴らしい作品です!


文書化された電圧制限内に留まる場合、それは流行の後に機能するはずです-精度は1mvよりも50-100mvに近いかもしれません。どのくらい正確に必要ですか?
ブライアンドラモンド

@BrianDrummondの精度は大きな問題ではなく、正弦波を論理レベルの方形波に変換するだけです。
8

1
@Aug、それが世界中のすべてのADCの仕組みです!
FarhadA

回答:


12

はい、できます。FPGA内の差動ペアを低コストADCとして使用するアプリケーションノートがいくつかあります。

これを説明する非常に優れたドキュメントがあり、設計に使用できます。

パッシブアナログコンポーネントを備えたシグマデルタADCのデジタル実装の分析


リンクは私のために動作しません、あなたは代替手段がありますか?
デビッド


1
ご指導ありがとうございます!私はそれを試してみましたが、うまく動作します。今、私はこれ以上のコストで非常に高速なコンパレータを持っています!
8

喜んで機能し、ずっと前に使っていて、アクティブなコンポーネントなしでFPGA内に簡単なADCを実装するのがどれほど簡単かを驚かせました。そうすることで多くの時間とお金を節約できました:)
FarhadA

1
それは合計BSジョンであり、私は10年以上使用しています。特許を取得することを決定したスマートアスリートがデザインであることを意味するわけではないので、過去10年間に市場で少なくとも3つの産業用アプリケーションを紹介できます。
FarhadA
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.