周波数はどのように選択されますか?


9

私は電子機器の専門家ではありません。私はただのプログラマーです。私はこの質問をただ面白くするためにお願いします。

私の質問:デジタル回路の設計の周波数はどのように選択されますか?

周波数は、実際の設計を行う前に「事前に」選択されていますか、回路がすでに設計された後で「最後の選択として」選択されていますか、または設計中に「中間」で数回調整されていますか?

大きな回路の異なる部分が異なる最適周波数を必要とすることがわかった場合はどうなりますか?回路の一部を再設計する理由ではないでしょうか?

設計中に周波数を選択する段階を教えてください。

「コア」シリーズのCPUの多くが、実際には高速のPentium-4よりも周波数が低いのはなぜですか。

また、周波数が低いほど消費電力が少なくなると聞きました。しかし、コアCPUの周波数が低くても、1秒あたりの状態を変更する論理ゲートの数が少なくないのではないでしょうか。状態を変更するゲートの数は、周波数ではなく、電力消費を定義する要素ではありませんか?


1
サーキットによって異なります
エンドリス2011

回答:


5

I.ほとんどの場合、チップはチップの異なる部分に異なる周波数を使用します。現在、最も基本的な0.5 $マイクロコントローラーでさえ、かなり複雑なクロッキングスキームがあります(少なくともデータシートの別の章に値するでしょう)。したがって、クロック周波数はブロックベースでブロックごとに選択されます。

II。設計頻度のwhats段階で選択されます:

a)ほとんどの場合、それは初期段階にあると私は主張します。要件を取得します(例:HDビデオをデコードする必要があります)。これに基づいて、電力/技術/コスト(面積)のトレードオフを考慮してアーキテクチャを選択します。アーキテクチャ決定の出力の1つはクロック周波数です。

b)しかし、場合によっては、初期の決定が最適ではない/間違っていることがあります。したがって、変更が行われています。ただし、通常はチップのさまざまな部分が並行して設計されるため、これにはコストがかかる可能性があります。1つのクロックを変更すると、他のブロックの再設計がトリガーされる場合があります(インターフェイスとクロックソース自体が原因)。このため、これは避けられます。もちろん、あるブロックの方が他のブロックよりもクロック周波数を変更する方が簡単なので、「あなたのミレージは変わるかもしれません」。

c)配置配線の最後の段階(これはチップを工場に送る前の最後の段階の1つ)で、タイミング/電力バジェット(つまり、目標の周波数/電力で設計作業を行う)を閉じるのに問題が生じることがあります。クロック周波数を下げました。これは、一部のマーケティング仕様を満たしていないことを意味するため、絶対に避けてください。しかし、市場でより速く、再設計を行う方が賢明な場合もありますが、この段階では、本当にコストと時間がかかります。

しかし、もっとあります:

d)場合によっては、製造後にクロック周波数の決定が行われます(設計で特定の規定が事前に行われている場合)。製造上のばらつきにより、一部のチップは他のチップよりも優れています。ビニングを実行できるよりも-チップが確実に機能し、プレミアムでより速く販売できる最大周波数に基づいてチップをソートします。これは主にPCプロセッサベンダーによって使用されていると思います。

e)必要な処理能力がチップから許可されている最大値よりも低い場合、最終的な機器で準備ができたチップのクロックが不足して電力を節約する(uCで人気)。

f)一部のモダンなデザインでは、時計を動的に調整できます。次に、電力を節約するために、負荷に基づいてフィールドでクロックが変更されます。

III。したがって、周波数がどのように選択されるのか、なぜ低いクロックでデザインが機能することがあるのか​​は、処理能力が大きくなります。

ああ、それは非常に多くの変数があるので、これはそれ自体が工学分野です。マーケティング要件、テクノロジー、コスト、EMI、電力、サポートされている規格、IO要件などを考慮している...

しかし、基本的にこれを次のように下げることができます-所定のパフォーマンスを達成するために、より高速のクロック(次々に直列に処理を行う)またはより多くのトランジスタを使用する代わりに低いクロックで並列に処理を実行できます。いくつかの要因により、主にパイプラインストール/メモリレイテンシにより、より多くのトランジスタを使用してから、より高速なクロックを使用する方が良い場合があります。


マズルニフィケーションの3番目のポイントへの貢献として、ここに最新のマイクロプロセッサに関する「90分」ガイドがあります。なぜメガヘルツだけでなく速度が速いのかについてです。lighterra.com / papers / modernmicroprocessorsは、基本的な方法でパイプライン処理やスーパースカラー構造などを説明しています。
Arturo Gurrola

7

組み込み分野では、マイクロコントローラーの周辺機器の制約により、特定の周波数が選択されることがよくあります。たとえば、この基本周波数を16で除算すると、UARTのボーレートが115,200になるため、1.8432 MHzクリスタル(または18.432 MHzなどのこの周波数の倍数)を使用できます。32768 Hzは、計時のために1 Hzに簡単に分割できるため、低電力マイクロコントローラーアプリケーションによく使用されます。

以下は、さまざまな水晶周波数とそれらが存在する理由のリストです。「UARTクロック」に記載されているものは、前述の理由により、マイクロコントローラーによく使用されます。選択される特定のものは、BRG(ボーレートジェネレータ)の回路と必要なボーレートによって異なります。


5

実際には、CMOS回路によって消費される電力は、静的な電力消費(リーク電流によって引き起こされる)と動的な電力消費(トランジスタがロジック状態を変更しているときにのみ消費される)の合計です。後者は、スイッチング周波数の関数です。

以下に、詳細を説明する優れたTIのアプリケーションノートを示します。http//focus.ti.com/lit/an/scaa035b/scaa035b.pdf

つまり、通常は低いクロック周波数を選択するのが最善の方法です。ただし、より高いクロック周波数を使用する方が理にかなっている場合があります。たとえば、割り込みハンドラーがタスクをより速く完了し、割り込み間でCPUを省電力モードに切り替えることができます。


1

上記のように、人々は速度と電力のトレードオフを行います。

市場の高性能端では、それはより複雑です-Intelの場合、競合する問題があります-どのくらい速くシリコンを動かすことができますか?依存-命令を実行するには数クロックかかる-(非常に)単純な例として、1 GHzでクロックする4クロック/命令パイプラインと、1.25 GHzでクロックする6クロック/命令パイプラインを構築できるかもしれないすべてのクロックに1つの命令と6つのクロック/命令パイプが高速になります

現実の世界では、パイプラインのバブルなどが発生しますが、パイプラインステージが多くなるほど、パイプラインを補充する必要があるときに無駄になるクロックが多くなります。4クロックパイプは、6クロックパイプよりも速く、平均して(大きな束に) 6クロックパイプは、4パイプステージデザインの1.5クロックと比較して、すべての命令をリタイアするのに2クロックかかる可能性があります。4ステージデザインは6ステージ1を実行します(1gHz / 1.5> 1.25GHz / 2)。

もちろん、マーケティング担当者がこのようなものを販売することは困難です。人々は「GHzが多いほど速くなる」ことに慣れています


1

別の考慮事項は、EMC / EMI-電磁両立性/電磁干渉です。

たとえば、高速デジタル信号は、許可されたRF使用の干渉源となる可能性のある、意図しないRF(無線周波数-長波からマイクロ波まで)放射を生成する可能性があります。これには、放送AM(MW)ラジオ、テレビ放送、携帯電話、GPS受信機およびその他の電子回路が含まれます。

実際、高速では、プリント回路基板(PCB)上の長い(銅)トレースが送信と受信の両方のアンテナとして機能します。たとえば、携帯電話が回路基板に近すぎてシステムをクラッシュさせることができない場合、レイアウトが不十分な回路は十分な干渉を受けやすくなります。

衛星は電離放射線(すなわち、ガンマ粒子)も考慮する必要があります。1つの解決策は、製造プロセスのために限られた速度でのみ動作する可能性がある放射線硬化ICの使用を必要とします。

このため、市販の製品は、一般市場への販売を許可される前にEMC / EMIテストを受ける必要があります。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.