MOSFETの切り替え時間を遅くするにはどうすればよいですか?


9

私のアプリケーションには、スイッチングが速すぎるNMOSがあります。ゲートにロジックレベルの方形波(PWM)を送信しています。残念ながら、予想通り、出力も方形波に近くなります。

Voutをより台形にするにはどうすればよいですか?または別の言い方をすると、出力のスルーレートを下げるために私ができる最も簡単な変更は何ですか?

注:(Vin)は、NMOSのゲートに印加される電圧であり、(Vout)は、NMOSのドレインに現れる電圧です。

ここに画像の説明を入力してください ここに画像の説明を入力してください


誰もが疑問に思っているので、ただのメモです。抵抗は50ワットの負荷を表しており、わずか0.5秒間だけパルスされます。ただし、あまり速くオンにすることはできません。
hassan789 2014年

更新された情報を考慮して、私は私の答えを削除しました
Adam Head

1
50 Wの負荷をダイビングしている場合、ターンオンが遅いと、MOSFETの電力消費が大きくなる可能性があります。ランプをPWMできる場合、それはそれをより簡単にします。
ニックT

回答:


9

FETの抵抗を制御する唯一の方法は、ゲート-ソース間電圧です。その電圧の変化を遅くする必要があります。これを行う最も一般的な方法は、ゲートのRCフィルターです。ドライブソースとデバイスゲートの間に抵抗を配置すると、ゲートの寄生容量によってRCフィルターが形成されます。抵抗が大きいほど、ターンオンとターンオフは遅くなります。

抵抗が大きくなりすぎると、ノイズ耐性の問題(誤ったゲートトリガーなど)が発生する可能性があるため、特定の抵抗値(おそらく10k〜100kの範囲)を超えると、静電容量のゲートソースを追加してスイッチングを遅くする方が適切です。さらにダウン。

原則として、私は常にすべてのFETにプルダウン抵抗付きのRCフィルターを配置します。これにより、立ち上がり時間の制御が可能になり、ノイズ耐性が向上します。

概略図

この回路をシミュレートCircuitLabを使用して作成された図

FETが完全に「オン」または「オフ」になっていないときは常に、損失が増加していることに注意してください。オンの場合、デバイスの両端の電圧は非常に低くなっています。オフの場合、デバイスには電流が流れていません。いずれにせよ、低損失。しかし、その間にいる場合、デバイスは電圧と電流の両方を認識します。つまり、その期間中の電力消費ははるかに大きくなります。切り替えが遅いほど、損失は大きくなります。どの時点で問題になるかは、FET、ソース、およびスイッチング周波数に依存します。


「ON「」OFF」ではない完全に関する同様の問題を持っているか、electronics.stackexchange.com/questions/265634/...
user16307

10

ミラー時間が足りない?延長するだけです。

Spehroはここで正しいアプローチをしています。私は彼のコートのしっぽに乗って、アイデアを少し広げるつもりです。なぜなら、それはこの種のことにはとても良いアイデアだからです。

CdggfsCdgCfb

ここに画像の説明を入力してください

VdrvVdsRgRLgfsCfbVgsVdsVdrv

RLsCfb(gfsRgRL+Rg+RL)+1

RgRLgfsCfb

RgRLVdrv-pkVccgfs

VDSVdrv-pk

ここに画像の説明を入力してください

CfbCfb


しかし、VgsでdV / dt(かなりの電圧スパイク)を導入すると、ほんの一瞬だけオンになりますか?
hassan789 2014年

@ hassan789さて、dV / dtイベントは、どちらかというと瞬間的なものです。これは、Cfbを介してドレインからゲートへの電荷注入であり、Vccと負荷の真の性質に依存します。Vccがすぐに現れ、負荷に容量性要素がある場合、dV / dtで導通が生じる可能性があります。大まかな見積もりは、dV / dt〜Vth /(RgCfb)で許容できるdV / dtで行うことができます。または、dV / dtが予想を超えてオフになる場合があります。ただ意識する必要があります。
gsills 2014年

8

ゲートに直列抵抗を追加できます。これは、EMIを低減するため、または過度のオーバーシュートを防止するために、立ち上がり/立ち下がり時間を遅くするためによく行われます。明らかにこれによりスイッチング損失が増加します(導通損失は増加しません)ので、トレードオフがあります。スイッチングを遅くするだけでなく、遅延時間も追加されるため、相互導通または同様の問題が発生する可能性がある場合は、そのことを覚えておいてください。

CGSCDGCDG


これを行うと、FETが完全にオンにならないリスクがありますか?
hassan789 2014年

1
@ hassan789:方形波が飽和する前に反転しないと仮定すると、違います。
Ignacio Vazquez-Abrams

@ hassan789いいえ、伝導損失は増加しません。ゲートリークは非常に小さいはずなので、しばらくするとゲート電圧は抵抗がない場合と本質的に同じになります。もちろん、スイッチングにMOSFETが完全にオンになることはありませんが(消費電力が増加します)、それはあなたが求めていたものだと思います。
Spehro Pefhany 2014年

2

あなたのMOSFETの動作条件は何ですか?

スイッチとして使用する場合、MOSFETはほとんどの場合2つの状態にあります。

  • Vds
  • VdsId×Rds_onIdRds_on×Id2

VdsId×Vds

設計上、MOSFETをこの3番目の状態に長くすることを計画している場合は、接合部の温度が上昇しても、接合部の最大許容温度を超えないようにする必要があります。(データシートに記載)MOSFETのスルーレートの削減については、慎重に検討する必要があります。

何を運転しているのかわかりません。それがLEDであり、それを徐々に明るくしたいがゆっくりとしたい場合は、MOSFETのゲートにPWMを使用し、それをスイッチとして使用することをお勧めします。PWMが非常に高速である場合、人間の目には目立ちません。

同じアプローチは、モーターの駆動にも有効です。


実際、私は3番目の状態を悪用しようとしています...私のアプリケーションでは、FETを3番目の状態に長く維持したいと思っています(これは、fetが燃えることを意味します)。しかし、それは少しの間だけ線形状態になります
hassan789
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.