タグ付けされた質問 「analog」

アナログ回路は、デジタルロジックのように2つではなく、電圧の範囲を持っています。


3
2軸アナログ入力を混合して差動モータードライブを制御するアルゴリズム
uC(私の場合はATMega328p)を使用してデュアル差動モータードライブ(「タンクのような」ドライブ)を制御するために2つのアナログジョイスティック信号(X軸とY軸)の適切なミキシングを実装する方法に関する情報を探していますが、同じことが当てはまるはずですADC入力とPWM出力を備えたuC): 私は2つのアナログ値を与えるアナログスティックを持っています: (方向)X:0〜1023 (スロットル)Y:0〜1023 レスト位置は(方向とスロットルニュートラル)512、512 スロットルフォワード/左方向は0,0 フルフォワードフル右は1023,0 など モーターは2つのHブリッジドライバー、2つのPWMピン(フォワード、バックワード)によって制御されます: 左のモーター:-255から255 右のモーター:-255から255 (正の値は正のPWMピンを有効にし、負の逆を有効にします) PWMピン、0は両方を無効にします) 目標は、次の応答を達成するためにジョイスティックのアナログ信号を混合することです。 a)前方スロットル、ニュートラル方向=前方に移動する車両 b)前方スロットル、左方向=前方に移動して左折する車両 c)スロットルニュートラル、左方向=車両が左に回転右モーターが完全に前進、左モーターが完全に後退 ...他の組み合わせについても同様です。もちろん、出力は「アナログ」である必要があります。つまり、たとえばオプションa)からb)からc)への段階的な移行を可能にする必要があります。 コンセプトは:

2
古いRF回路の特定
おそらく教育目的で使用されていた古いRF回路(おそらく)を得ました。これが回路図です。 私はトランジスタと抵抗の値を見て、私には正しいと思われる正のレールと接地レールを選びました。しかし、ワイヤやラベルがまったくないため、私は非常に間違っている可能性があります。名前のない3つのトランジスタは2N2923です。3aと3bの出力の抵抗は470kです。 私にはRF送信機のように見えます。おそらくFMです。 ブロックn°1は既知のトポロジですか?もしそうなら、その名前は何ですか?アンテナはどこに接続する必要がありますか?水晶発振器は、キャリア周波数を27.120 MHzに固定していますか? さらに、私はブロック3aと3bに戸惑っています。入力されていますか?なぜ2つのほぼ(異なる抵抗値)対称ブロックがあるのですか?繰り返しますが、私は入力がどこにあるべきかについて全く手がかりがありません(ワイヤーや明白な端子はありません)。 最後に、私が電源レール上にいる場合、回路をテストするために適用できる安全な電圧はありますか?20 µFコンデンサの定格は10 Vです。 これが物理回路です: 編集: 印加電圧(2Vと8Vの間)に関係なく、2つの位相シフトオシレーターを発振させることができません。 しかし、RF発振器は正常に動作します。私はオシロスコープで周波数を測定しています。これは、2N1711のコレクターを直接プローブしたときに得られるものです(8 Vで電力供給されたときに0.8 V ppで、可変コンデンサーが適切に調整されています)。28 ± 2 MHz28±2MHz28\pm2 \text{MHz} ただし、抵抗を介してブロックn°2のトランジスタのベースに信号を印加すると、変調することができます。せいぜい(信号の周波数と振幅を調整するだけ)、かなり良好な変調を得ることができます(下部では、ジェネレーターのTTL出力)。 編集2: 22 µFコンデンサを交換すると、位相シフト発振器が機能します。6Vでは、3aは2.86 kHzと2.30 kHzの間で発振し、3bは3.08 kHzと5.08 kHzの間で発振します。
9 rf  analog  fm  vintage 

3
非補償オペアンプを線形領域に保つ方法は?
バックグラウンド トランスインピーダンスアプリケーションの場合、オペアンプを線形領域に保ち、オペアンプの飽和とオーバードライブ回復を回避する必要があります。 これは、ユニティゲインの安定したオペアンプを使用する場合、簡単な自動ゲイン制御回路で実行できます。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 ダイオードがオンになると、閉ループ応答は同じ帯域幅を維持しますが、その大きさは減少します。高周波フィードバック係数Cfeedback /(Cfeedback + Cin)は1に近づきますが、オペアンプはユニティゲインが安定しているので問題ありません。これをOPA656で実装しましたが、うまく機能します。 これは、非補償アンプでは機能しません。高周波フィードバックが多すぎると発振します。私はこれをOPA846で見ました。 質問 トランスインピーダンスアプリケーションで、非補償アンプを線形領域にどのように維持しますか? 以下の回路のシミュレーションを試みましたが、追加の入力容量を切り替えると高周波フィードバックが減少することを期待していますが、結果は良くありません。 この回路をシミュレート 回路図のコンポーネント値は、実際の回路で使用しているものではありません。それらは回路の説明を簡単にするために丸い値です。たとえば、ダイオードがオフのときの最初の回路の高周波フィードバック係数は1/101です。実際のコンポーネントの値は、安定性の端に近い最大速度に調整されていますが、ボードの寄生成分のため正確にはわかりません。質問の邪魔になるでしょう。

8
アナログコンポーネントを使用して信号を時間内に「ストレッチ」するにはどうすればよいですか?
信号(アナログラジオ信号など)を時間内に「引き伸ばして」、周波数を半分にして、信号の時間を2倍にするにはどうすればよいですか。コンピュータで行うのは簡単ですが、アナログコンポーネントで行うことはできますか? 私が探している変換は、オーディオテープを録音して半分の速度で再生するのと同じなので、たとえば、次の入力信号を変換します。 に (これは、ヘテロダインラジオ受信機が行うこととは異なります。信号を高周波数から低周波数にシフトしますが、信号は同じ時間かかります。) 遅い速度での記録と読み取りはこれを行う1つの方法ですが、それは遅い機械的コンポーネントを必要とし、より速い信号を処理することができません。 背景:これが必要なものは何も構築していませんが、時分割多重化のようなものがデジタル以前の時代に機能するのか、それを作成するのに何が必要になるのか疑問に思っています。そのため、テープへの録音やスロー再生のような方法は機能しません。多重化された信号の断片が短い場合、テープの機械システムが追いつくことができません。 編集時分割多重化との関係:tdmはこのような手法で実装できると考えていました。2つの連続信号を取得し、それらを(たとえば)マイクロ秒間隔に分割し、各マイクロ秒を0.5マイクロ秒にスクイーズし(周波数を上げます)、両方のストリームからスクイーズされた信号のセグメントをインターリーブします。復調するには、奇数または偶数の間隔を伸ばしてプロセスを逆にします。



4
予期しないセンサー出力電圧の上昇
製品にShinyei PPD-60PV微粒子センサーを使用していますが、テストで非常に奇妙なことに気づき、それを説明する方法がわかりません。インターフェースアダプターボードへのケーブル接続により、WildFireボードに接続されています。WildFireは、USBポートを介して5Vで駆動されます。PPD-60PVには、インターフェースアダプターボードを介して行われる2つの5V / GND接続と、インターフェースアダプターボードを介してWildFireのA7 ADC入力に配線されたアナログ出力があります。 私の製品は、(1)Wi-Fi接続、および(2)オフラインの2つの基本的な動作モードをサポートしています。私が発見したのは、Wi-Fiモードでは、PPD-60PVセンサーのアナログ出力が約1ボルト上昇するように見えることです。ESP8266がWi-Fiネットワークに接続した後にのみ、この電圧の上昇が少しずつ(数秒以上)発生することがわかりました(そして、症状を徹底的に絞り込みました)。また、ESP8266をリセットすると(したがって、Wi-Fiネットワークから切断されると)、徐々に(同じ期間にわたって)通常のベースライン値に回復します。 さらに診断実験を行ったところ、5V / GND接続をそのままにしてWildFireからアナログ出力を完全に切り離し、オシロスコープでプローブしても、センサーのアナログ出力のこの電圧上昇が発生していることがわかりました。 また、同じ電源に2つのアセンブリを接続し、そのうちの1つをWi-Fiモードにして、そのうちの1つをオフラインモードにすると、オフラインモードユニットで電圧上昇現象が発生します。上昇は確かにそこにあり、ユニット自体がWi-Fiモードのときよりも程度が小さいことも注目に値します(例:600mV-700mV)。 絶縁された電源(バッテリーパックなど)に接続されたオフラインユニットは、Wi-Fi接続されたユニットに物理的に近接しているにもかかわらず、電圧が上昇しません。 おそらくそれが接地経路の抵抗の問題だったのではないかと思いましたが、ここではすべてがかなり短いため、両方のセンサーの接地接続からWildFireの接地までの抵抗をそれぞれ0.2オームで測定し、システムの合計電流を約300mA(従来のベンチトップ5V電源のLCDに表示されます)。私の考えでは、これは1Vの上昇を説明するものではありません。 私の理解では、PPD-60PVアナログ出力は低インピーダンスのバッファ付き出力であるということでしたが、それはデータシートから完全に明確ではありません。現在、困惑している/困惑しているため、次に何をしたらよいかわからない。 それでは、私の悲しい質問に移ります。私がここで観察していることの根本的な原因は何でしょうか?この問題を解決するために次に何をすべきかについて、どのようなアドバイスがありますか?

3
20 dB / decadeロールオフ未満の弱いアナログローパスフィルターを作成することは可能ですか?
ヘッドフォンに関するこの最近の質問に対するRespawned Fluffの回答の一部で、ローパスフィルターについて考えました。 彼らは実際にソフトウェアでダミーの頭/耳の伝達関数を反転させているようです。なぜなら彼らはその直前に「理論的には、このグラフは0dBで平坦な線であるべきだ」と言っているからです...しかし、私は彼らが何をしているのか完全にはわかりません...その後、「「自然に聞こえる」ヘッドフォンは、40Hzから500Hzの間の低音(約3または4 dB)でわずかに高いはずです」と言うからです。そして「ヘッドフォンもドライバーが耳に近づいていることを補うために高域でロールオフする必要があります。1kHzから20kHzで約8-10dBまで緩やかに傾斜したフラットラインはほぼ正しいです。」これは、HRTFの反転/削除に関する以前のステートメントとの関係で、私にはまったくコンパイルされません。 これは回路ではなくヘッドホンの話ですが、アナログ回路でそのような伝達関数を作ることができるのかと疑問に思いました。1次フィルターの勾配は-20 dB / decadeです。何か弱いことはありますか?伝達関数は次のようになると思います。 H(s)=11+s/ωc−−−−√H(s)=11+s/ωcH(s) = \frac 1 {1 + \sqrt{s / \omega_c}}
9 analog  filter 

4
外部ADCの使用例
ほとんどのマイクロコントローラー(uC)には、周辺機器セットの一部としてアナログデジタルコンバーター(ADC)があります。これは、2つのコンポーネントを1つのパッケージに統合するため、驚異的です。これらのADCは通常、レジスタマッピングも行われるため、データをすばやく簡単に抽出できます。 この緊密な統合にもかかわらず、外部ADCを購入できます。私はこれらのいくつかのケースを見ることができます: ADCはuCから分離する必要があります。 ADCサンプルのビット深度は、uCのADCよりも高い必要があります。 感知する電圧はマイクロコントローラから遠く、長いアナログラインは受け入れられません。 検出する電圧は、uCに適していない過酷な環境にあります。 外部ADCは、uCのADCよりもはるかに高速にサンプリングします。 一部のサンプルの基準電圧は他のサンプルとは異なり、複数のVrefピン(したがって複数の外部ADC)が必要です。 現在のuCには十分なADCチャネルがなく、新しいuCを配置するコストは法外です。 外部ADCはuCのADCよりも消費電力が少ないです(それを信じるには例が必要です)。 ADCチャネルは同時にサンプリングする必要があります(まれなシナリオ)。 製造時のファームウェアのプログラミングコストは、より高価なADCパーツのコストを上回ります(あまりありません)。 PCBにはスペースの制約があり、uCは適合しません(まれに)。 これは問題なく機能しますが、奇妙なことに、外付けADCは通常、対応するuCのものよりかなり高価ですが、同等の機能を提供します。たとえば、12ビット1Msps ADC(内部リファレンス付き)を備えたEFM32Zパーツを約$ 1で購入できます。または、同等の12ビット200ksps ADCを約$ 3.50(同じ速度(ish)、比較的同じ電力値など)で購入できます。同じタスクを実行します(ADCデータの抽出)。 質問は次のようになります。後者が同じ機能を実行できるときに、エンジニアがuCのADCよりも外部ADCを好む説得力のある理由はありますか?

2
PIC12F675 GP4が機能しない
プロジェクトにPIC12F675を使用していますが、1つの点を除いてすべて正常に動作します。GP4はデジタルIOとして機能しません。設定とコードをよく見てきましたが、何も見つかりませんでした。 構成: #pragma config FOSC = INTRCCLK #pragma config WDTE = OFF #pragma config PWRTE = OFF #pragma config MCLRE = OFF #pragma config BOREN = ON #pragma config CP = OFF #pragma config CPD = OFF コード: #include <xc.h> #include <math.h> #include "config.h" #define _XTAL_FREQ 4000000 void delay(unsigned int …
9 pic  c  embedded  programming  audio  oscillator  spark  dc-dc-converter  boost  charge-pump  eagle  analog  battery-charging  failure  humidity  hard-drive  power-supply  battery-charging  charger  solar-energy  solar-charge-controller  pcb  eagle  arduino  voltage  power-supply  usb  charger  power-delivery  resistors  led-strip  series  usb  bootloader  transceiver  digital-logic  integrated-circuit  ram  transistors  led  raspberry-pi  driver  altium  usb  transceiver  piezoelectricity  adc  psoc  arduino  analog  pwm  raspberry-pi  converter  transformer  switch-mode-power-supply  power-electronics  dc-dc-converter  phase-shift  analog  comparator  phototransistor  safety  grounding  current  circuit-protection  rcd  batteries  current  battery-operated  power-consumption  power-electronics  bridge-rectifier  full-bridge  ethernet  resistance  mosfet  ltspice  mosfet-driver  ftdi  synchronous  fifo  microcontroller  avr  atmega  atmega328p  verilog  error  modelsim  power-supply  solar-cell  usb-pd  i2c  uart 

2
アナログスイッチ入力をフローティングのままにしても問題ありませんか?
CMOSスイッチ(DG409など)のいくつかのアナログピンをフローティングのままにしておくと、問題が発生しますか? トランジスタの両方が部分的に導通する傾向があるため(過度の電力消費と熱が発生するため)、CMOS デジタル入力をフローティングのままにしないでください。ただし、このルールが双方向アナログピンにも適用されるかどうかはわかりません。内部でCMOSを使用する場合。
9 switches  analog  cmos 

4
BJTパズラー:共通エミッターまたはエミッターフォロワー?
いくつかの評判の高いメンバーが他の質問のコンテキストでこれに反対しているので、別の質問として投稿したいと思いました。 質問: この回路のNPN BJTは、共通エミッタまたは共通コレクタとして構成されていますか? おそらく珍しいことに、S +ノードはグラウンドで、S-ノードは出力です。ここでの「S」は意味を表しますが、現在の目的ではと解釈できます。VO U TVoutV_{out} これはDCベンチ電源回路の一部であり、ブロックレベルでは次のようになります。オペアンプのような外観の記号はアンプ全体を表していることに注意してください。具体的にはLF411オペアンプではありません。 オペアンプを信号電圧源に抽象化すると、これら2つはそれぞれ回路を見るための代替レイアウトであると思います。私は故意に、それらを古典的な共通エミッターと共通コレクター(エミッターフォロワー)を連想させる形式でレイアウトしました。 誰にとっても楽しみを台無しにしたくないので、私自身の結論は下のスポイラーバーにあります。マウスを使って転がしてみてください。これは私の最も効果的な結論です。私はまだ私の心に疑問の断片を持っています:) 共通エミッタ、より具体的には接地エミッタ。BJTは、負荷抵抗に比例して回路にゲインを追加します。 回答には、結論の根拠を示す必要があります。私は、このような難問のクールな機能の1つは、それが古典的な形式でそれを認識するだけでなく、形式で不可欠なものを探さなければならないことです:)

1
このデュアルPNP / NPNセットのポイントを誰かが説明できますか?
私は自分が電子設計でかなり経験を積んでいると思いたいのですが、この回路図のレビューを請け負われたとき、私は少し困惑しています。これは基本的に、ブースト電源の出力ステージです。 赤い線で描いたのは、電力が実際に流れる場所を象徴しています。左上のMOSFET Q2は理にかなっています(ただし、Q3にはベース抵抗がありません。これは最初に指摘した間違いです。マイクロから直接3.3Vで0.7Vのベースエミッタダイオードに接続してください!)。これは単なるP-FETパワースイッチです。 奇妙なのは、この後です-Q4 / Q5ペア。Q4は、スイッチとして機能する別のPドープトランジスタですが、Q5のベースを駆動するネットとQ5を駆動するものは何ですか?Q4の出力!あなたが私に尋ねるなら、それはパラドックスです。私には2つの主な懸念があります。 最初は、これの実際のポイントは何ですか?私が考えることができる唯一のことは、出力+ VoutがGNDに短絡されている場合、Q4(したがってQ5)が「デフ​​ォルト」でオンになると仮定すると、これによりQ5がオフになり、Q4がオフになり、出力電圧が直接短絡から切断されます。上記のGNDに。これが目的である場合は十分に公正です-そうでない場合は、私を修正してください? 2つ目は、私の前提を取り除くことです。これは、そもそもオンになりますか?Q4がディプリーションモードのP-MOSFETの場合、デフォルトで「オン」になるので「はい」と答え、12Vを「初期」状態で通過させ、出力+ VoutがGNDに短絡するまでQ5をオンにします。この場合、しかし、これは単純な古いPNP BJTであり、私が狂っていない限り、デフォルトで「オフ」になっています。したがって、これはオンになりません。 ありがとう。短絡過電流を防止するための便利な小さなツールのように見えるので、人々からの洞察は素晴らしいでしょう(最近では、この種の保護は多くのチップに内蔵されています)。しかし、それはしていないようにそれは私には見えますかなり正しく実行されて、そしてそれが少なくとも定義された初期状態を持っているので、代わりにそこに枯渇モードMOSFETである必要があります。

6
アナログのゼロドリフトサンプルを達成し、何時間も保持する方法は?
このいわゆる「ゼロドリフト」オペアンプは、温度85℃、1 uFのキャップで.001V /秒で垂下します。スペックを正しく読んでいれば、3.6V /時です! http://www.ti.com/lit/ds/symlink/lf398-n.pdf 約250 ppmまたは同等の12ビットの希望する解像度内でドリフトまたはドループが発生した状態で、低電流Vを最大約5時間保存する方法はありますか? 「低電流」とは、mAまたはuAスケールを意味します。 サンプルレートは、1秒に1回から5時間に1回の間です。 アナログの知識を探求し、拡張したいので、アナログドメインに留まることをお勧めします。 ソリューションは実用的であり、一般的に入手可能なコンポーネントを使用する必要があります デジタルソリューションは問題ありませんが、コードフリーである必要があります。したがって、プログラマー以外の人もアクセスでき、コンピューターを実装する必要がないため、コンピューターを所有していない人(経済的に不利な10代のiメンターなど)がアクセスできます。 。 特定の部品番号を尋ねるのではなく、基本的な方法だけです。 更新: 製造業者は、私の推定時間当たりのドループが正しいことを確認しました。メーカーによると、垂下は、バッファアンプの入力バイアス電流と、通常のコンデンサリークだけでなく、スイッチを介して発生する可能性のあるあらゆるリークの影響を大きく受けます。 https://e2e.ti.com/support/amplifiers/precision_amplifiers/f/14/p/641041/2365384#2365384

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.