タグ付けされた質問 「pcb-design」

以下に示す写真は、リアルタイムクロック回路で一般的に使用される典型的な32.768kHzクリスタルです（例：DS1307＆DS1337） ここに投稿された以前の質問を参照すると、クリスタルの下にグランドプレーンを配置することをお勧めします。しかし、クリスタルの体/ケースも接地する必要がありますか（これらの写真でしたように）？そして、はいの場合、ケースを根拠付けなかった場合はどうなりますか？

17 pcb  pcb-design  crystal  rtc 

私はArduino Unoのレイアウトを研究してきましたが、上下にGNDポリゴンを接続する約40個のビアがあることに気付きました。これは、ビアを丸で囲んだ写真です。 これは標準的な習慣ですか？私は趣味家であり、PCB設計に関しては初心者ですが、これを見たことはありません。

17 pcb  pcb-design 

EMI / SIのレッスンを取り入れた場合、リターンループを可能な限り最小限に抑えることが重要です。その1つの簡単なステートメントから、多くのEMI / SIガイドラインを作成できます。 しかし、Hyperlynxやあら​​ゆる種類の完全なRFシミュレーションツールを見たことがない、または見たこともない...具体的に何に集中する必要があるか想像するのは少し難しい。私の知識も完全に本/インターネットに基づいています...正式ではなく、専門家とのあまりにも多くの議論に基づいているため、奇妙な概念やギャップがあります。 私が想像するように、私はリターン信号に2つの主要なコンポーネントがあります。1つ目は、低周波（DCっぽい）リターン信号で、一般に予想どおりに続きます...電力ネットワーク/プレーンを通る最小抵抗経路に沿っています。 2番目のコンポーネントは、グランドプレーン上の信号トレースを追おうとする高周波リターン信号です。レイヤーを4層ボード（信号、グランド、電源、信号）の最上層から最下層に切り替えると、HFリターン信号は、迂回してグランドプレーンからパワープレーンにジャンプしようとします。最も近い利用可能なパス（最も近いデカップリングキャップ、できれば... HFへの短いかもしれません）を介して。 これらの2つのコンポーネントをインダクタンスの観点から考えると、それはまったく同じことだと思います（HFではインダクタンスが低いことが意味するので、DC抵抗がほとんどすべてです）。しかし、それらを想像するのは簡単です対処する2つの異なるモードとして個別に。 これまでのところ大丈夫な場合、2つの隣接するプレーンを持つ内部信号層でどのように機能しますか？ 6層のボード（信号、接地、電源、信号、接地、信号）があります。すべての信号層には、完全に途切れていない隣接するグランドプレーンがあります（明らかにビア/ホールを除く）。中央の信号層には、隣接する電源プレーンもあります。電源プレーンはいくつかの領域に分割されます。私はそれを最小限に抑えようとしましたが、たとえば私の5Vスプリットは、ボードの外側の周りに大きな太い「C」の形を取ります。残りのほとんどは3.3Vで、ほとんどの大きなBGAの下には1.8Vの領域があり、その中央付近には非常に小さな1.2Vの領域があります。 （1）信号にグランドプレーンを通る良好なリターンパスがあることを確認することに焦点を合わせても、分割された電源プレーンは問題を引き起こしますか？（2）低周波数のリターンパスが「C」字型の5Vプレーンスプリットを大きく迂回すると、問題が発生しますか？（私は一般的にノーだと思うだろう...？） ほぼ等しいインダクタンスの2つの切れ目のないプレーンが両方にリターン電流を流す可能性があることを想像できます...しかし、私の予想では、電源プレーンに必要な大きな迂回はリターン信号自体をグランドプレーンに大きくバイアスします。 （3）また、中間層と最下層は同じグランドプレーンを共有しています。それはどれほど大きな問題ですか？同じグランドリターンを共有する互いに直接接続するトレースは、同じレイヤー上の単純な隣接トレースカップリングよりも互いに干渉し合うと直感的に推測します。それが起こらないことを確認するために、そこで一生懸命働く必要がありますか？ 「一般的にはそうですが、シミュレートせずにはわかりません」というコメントがあるかもしれないと思います...私が一般的に話していると仮定しましょう。 編集：ああ、私は何かを考えた。電源プレーンスプリットを横断すると、ストリップラインのトレースインピーダンスがねじ込まれますか？2つのプレーンがあることに一部基づいて、理想的なトレースインピーダンスがどのように低くなるかを見ることができます... 1つが破損した場合、それが問題になる可能性があります...？ 編集編集：さて、信号層間で平面を共有することに関する私の質問に部分的に答えました。表皮効果の深さは、おそらく、信号を飛行機のそれぞれの側に制限します。（1/2 Oz銅= 0.7ミル、50MHzでの表皮の深さは0.4ミル、200 MHzでの0.2ミルです。したがって、65MHzを超えるものはプレーンの側面に貼り付ける必要があります。そのコンポーネントはまだ問題になる可能性があります）

17 pcb  pcb-design  emc  signal-integrity 

回路図では、4つのSPIデバイスを接続します。SPIを最大8MHzで動作させます。ダンピング抵抗器の取り付けを心配する必要がありますか？ソース終端抵抗？それらを星の形で、または連続してルーティングする必要がありますか？多数のビアを追加すると信号の整合性が損なわれますか？ また、これらのデバイスは互いに25mm以内で非常に接近していることを付け加える必要があります。

17 spi  pcb-design 

多くの場合、基板全体の周囲、または多くの場合ステッチビアが付いたさまざまな部分で、銅が露出している多くのPCB（主に高速およびRFボード）を見てきました。 これらの目的を完全に理解したことはありません。私が聞いた説明では、ボードの処理に使用される「ESDリング」と呼ばれていましたが、個々の境界線、特に下の画像のように内側にある境界線が多い場合、それはあまり意味がありません。これらは、最上部のグランドプレーンだけが露出していますか？もしそうなら、それを公開する意味は何ですか？地上の土砂が露出されているかどうかにかかわらず、EMIの観点からどのような違いが生じるかわかりません。 また、この種の外周メッキリングでは、多くの場合、GNDに接続され、マウントハードウェアを介してエンクロージャーに接続するために使用されることも承知しています。 ありがとう！

16 pcb  pcb-design  emc  pcb-fabrication 

2番目のUSB設計を行っていますが、MCU（atemga16u2）のD + / D-ピンがマイクロBコネクタの正しい順序ではありません。これらを正しい方法でルーティングするためのベストプラクティスは何ですか？私の現在のアイデアは、atmegaを180度回転させて下に配線することですが、トレースがかなり長いように感じます。 片方の線をもう一方の下に落とすこともできますが、差動ペアの長さが混乱することは間違いありません。 このデバイスはフルスピードを超えることはないので、完璧ではないルーティングで回避できます。

16 usb  pcb-design  differential  routing  via 

閉じた。この質問は意見に基づいています。現在、回答を受け付けていません。 この質問を改善したいですか？この投稿を編集して事実と引用で答えられるように質問を更新してください。 4年前に閉鎖されました。 愚かな間違いをキャッチするためのベストプラクティスと、より微妙なミスをキャッチするためのベストプラクティスとは何ですか？各デザインのチェックリストを実行しますか？もしそうなら、どんな種類のものがそれにありますか？ 同僚が回路図とレイアウトを提供して、ボードを製造に送り出す前に、PCBに興味があります。

16 pcb-design  design  components  schematics  documentation 

PCBを設計するとき、ボード上のコンポーネントのかなりの部分にフットプリントを作成する必要が非常に頻繁にあります。これは非常に時間がかかる傾向があります（少なくともAltiumで）、奇妙なコネクタやチップ（ウィザードから作成できないもの）のランドパターンの寸法を決めることは簡単ではありません。これらのチップまたはコネクタを使用する人にはフットプリントが必要と思われるので、これらが一般的に提供されない理由を理解できません。たとえば、現在、USB 3.0 Micro-Bコネクタをボードに配置しようとしていますが、Digikeyの上位5コネクタはフットプリントを提供していないようです。Altium Liveのデザインコンテンツにアクセスできますが、それでもかなり古くなっているようです。 私が行方不明になっていることは明らかだと感じます-さもなければ、このシステムは非常に非効率的です（通常はそうではありません）。誰かが私を啓発できますか？

16 pcb-design  footprint 

私が設計している（2層の）ボードには、比較的大きな未使用領域があります。両側にグランドを単に注ぐのではなく、一方をVccで、もう一方をグランドで満たし、グランドとVccの間に小さな容量を作成することを検討しています。（もちろん、通常のコンデンサから適切なデカップリング容量を追加します。） ボードは正確に高速ではありません（16 MHzマイクロコントローラー、デジタルIOのみを実行）。そして、利用可能なボード領域から1nFの静電容量さえも作り出すのは難しいと思います。したがって、この余分な静電容量は大きな違いをもたらさないと主張できます。しかし、それが実際に悪い考えであり、避けるべきである理由はありますか？

16 pcb-design  ground-plane 

私の設計では、多数のボードが互いに積み重ねられています。ボード全体で信号を接続したいと思います。すべてのボードには、同じ10個の信号が通っている必要があります（すべてのボードは上から下）。そのため、少し簡略化されています。 このタイプの設計にとってはシンプルであるが安価なソリューション（またはパーツのタイプ）は何でしょうか？ あらゆるタイプのコネクタ（垂直、平行、直角、圧入、コンタクトベースなど）またはアーキテクチャで本当に問題ありません。なぜなら、このタイプのマルチボード信号の通過を許可する場合、それは私の設計に大きな利便性をもたらすでしょう。 関連点： 最も重要なこと：5mm未満のボード間の間隔が欲しい。そうしないと、全体の設計が非常に高くなります。 たった2枚のボードの標準的な目的は、オスとメスのヘッダーとソケットのコンボでした。しかし、複数ボードの場合、各ボードの上部にメスのソケット/レセプタクルを、各ボードの下部にオスのヘッダーピンを配置すると、オーバーラップによりはんだ付け/配置の問題が発生します。 また、長い/延長されたオスの端を持つメスのソケット/レセプタクルも考慮しました（そのため、同じソケットをメスとオスとして使用できます）が、これらはかなり高価です。 積み重ねられたボードの数は、私の基本的なデザインのいくつかのわずかなバリエーションごとに異なるため、理想的には、さまざまな数の積み重ねられたボードで機能する方法が好きです。 レイヤーの数は現在2（2）ですが、必要に応じて、ボードを4レイヤー以上にすることもできます。

16 pcb  pcb-design  connector  design  header 

アナログセンシングアプリケーション用のPCBを開発しています。PSoC3の内部ADCを使用します。いつものように、アプリケーションは非常にスペースに制約があるため（11mm x 21mm）、PCBレイアウトで妥協する必要がありましたが、これは大きなPCBではできなかったでしょう。 このボードは、調整された6Vから供給され、2つの5Vリニアレギュレータが含まれています。デジタル電源用のMCP1702、およびアナログ電源用のMIC5205。ボードは5つのA1324ホール効果センサーを検出しています。各ホール効果出力信号は、100nF + 1k RCフィルタでフィルタリングされます。1つのセンサーはPCB自体にあります（右下）。他の4つは、右側の6ピンコネクタに差し込みます。 チップはSPIスレーブとして機能していますが、ADCのサンプルはSPIトランザクション間で常に取得されるため、SPIはアナログ信号と干渉しません。 残念ながら、アナログ信号にはまだノイズ（12ビットで約1.5 LSB）が見られますが、レイアウトを改善するために別の方法でできることはないかと思います。 画像を新しいタブで開いて、より高い解像度で表示してください。 追加： MCP3208を使用して行った他のPCB設計、および同じデュアル5v電源、同じセンサー、同じRCフィルターは、12ビットで目立ったノイズを達成しませんでした。 PSoC3のADCはデルタシグマタイプです。このバージョンのPSoCは12ビットに制限されていますが、別の部品番号には16ビットADCがあります（ただし、サンプルレートは低くなります）。 私はノイズを気にしているので、12 ENOBに向けてもう少しプッシュしたいと思います。理由は精度ではなく、速度測定です。現在、このレベルのノイズにより、ロボットの正確な位置と速度の制御が不可能になっています。 追加： 回路図。申し訳ありませんが、少しcr屈ですが、値を読むことができます。

16 adc  analog  pcb-design  layout  psoc 

PCBまたは少なくともその一部をエッジプレートすることはどの程度実現可能ですか？私はそれを見たことがありますが、私が理解しているように、外縁はほとんどのファブハウスでめっきした後にのみ切断されます。これは、一般的には可能です何かか？私は現在、金属ケースにスライドして接続する必要があるため、この恩恵を受けるボードに取り組んでいます。

16 pcb  pcb-design  pcb-fabrication  pcb-assembly 

上に示した3つの方法のどちらが一緒に短い隣接する二つのSMDパッドへの最善の方法であること、そしてなぜでしょうか？これらは、TSSOPパッドであり、組立工程は、その問題ならば、鉛フリーリフローになります。私が描かれていないことを、より良い方法がある場合は、あまりにもそれらを表示して自由に感じます。 私は、インピーダンスの観点から、Cが最良であることを想像することができ、Aは最悪です。CあるいはBが何らかの形で組立工程を複雑にすることができればしかし、私はよく分かりません。

16 pcb-design  surface-mount  pcb-assembly 

DSPに1.2Vを供給したい。このDSPは、全負荷時に2.6アンペアの電流を必要とします。このDSPの電気的仕様に基づく最小電源は1.16Vです。これは、電源プレーン、トレース、およびコネクタによって引き起こされる最大電圧降下が40 mVを超えないことを意味します。 私の場合、電源とDSP間の距離は約8000ミル（〜20 cm）であり、この電源は100 mOhmsを追加する2つのコネクタを通過するため、これを達成するのは非常に難しいことがわかりました。したがって、ドロップは260 mV（100 m x 2.6A）平面インピーダンスでのカウントなし。次の図に示すように、私のケースの簡単な回路図を描きました。 私の質問は： 総距離はわずか20 cmですか？または、実際の距離が40 cmになるようにリターンを追加する必要がありますか？（ ずっと悪いです ：（ ） この問題を解決するにはどうすればよいですか？ソースとDSPとの間の距離が20cm未満であることができないことを知ります。DSPの横に別のレギュレーターを追加する必要がありますか？またはそれは、このドロップを補うために、わずかに大きな電圧を発生させるために良いですか？（必要に1.2Vの供給は、他のコンポーネントに存在するとDSPから異なる距離にあります）。 どのようにしてR（面）上記のように画像に示すように、平面インピーダンスを計算することができますか？ ＃編集1： ポイント1に関しては、[OK]を、総距離は現在、残念ながら40センチメートルです。 高抵抗の主な要因であるコネクタの抵抗を減らす解決策を考えました。コネクタのデータシートによると、ピンの抵抗は25ミリオームで、余分な空きピンがあるので、8ピンを使用して1.2Vを送信し、8で割るようにしますが、今は質問です。この抵抗がピンだけのものなのか、嵌合後の合計なのかわかりませんか？そして、交配した後、それらを直列または並列抵抗として扱われるべき？

16 power  pcb  pcb-design  signal-integrity 

タイトルが十分に説明的なものであるかどうかはわかりませんが、このPCBに出会い、その素晴らしいデザインについて疑問に思うかもしれません。リニアホールセンサーで動作するエアソフトガンのアフターマーケットトリガーコントローラーです。小さなネオジム磁石をさまざまな可動部品（図には示されていない）に接着して位置を検出します。 一番左のホールセンサーに注目してください。PCB内に埋まっています！そして、はんだ付けを支援するためにいくつかの露出したビアがあるようです。このようにして、設計者はセンサーをシェルと移動するギアの1つ（図では削除）の間に配置できます。綺麗な！ これは一般的な習慣ですか？そして、自分のデザインで使用することはどれほど難しいでしょうか？参照できる参考文献やガイドラインはありますか？このデザインは本当に印象的で、試してみたい将来のプロジェクトのために多くの新しいアイデアを与えてくれました。 更新：コメントおよびいくつかの回答で説明されているように、これらのコンポーネントは手作業ではんだ付けする必要があるため、このPCBの製造コストは増加するようです。これは私にとって問題ではないことを明確にしたいと思います。私は、プロトタイプ用に非常に少量のPCBしか生産していません（通常は自分ではんだ付けします）。それでも、この追加費用を注意してくれてありがとう。この同じ理由のために私はそれを説明しませんでした:) 受け入れられた答えについて：残念ながら、私はそれらのすべてが非常に有用で洞察に満ちていると思いますが、1つの答えしか受け入れられません。私は今、このタイプのアセンブリは一般的な慣行ではないことを知っていますが、余分な費用を支払う意思がある場合（または手で自分ではんだ付けする場合）に行うことができます。しかし、重要な概念、つまり城郭状の穴を与えた答えに加えて、ボードの端でフライス加工を行うというアイデアを受け入れました （添付のスクリーンショットのように）。これについて私を助けてくれてありがとう、そしてこの質問がz-millingの長所と短所について健全な議論につながることを嬉しく思います。

15 pcb-design  integrated-circuit  surface-mount  thermal  best-practice