タグ付けされた質問 「pcb-design」

（この質問は、ここでの別の質問の結果として私に起こりました。） アナログまたはデジタルの大小のICのすべての電源ピンの近くにデカップリングコンデンサを使用することについて、私は通常気にしません。可能な場合、PCB設計では電源プレーンとグランドプレーンも使用します。一般的に、信頼できる堅牢な設計を得るために「グッドプラクティス」を使用しようとします。そして、私が知る限り、私は成功しています。 問題は、不適切なデカップリングの指標は何かということです。マイクロコントローラーやCANトランシーバーなどの電源ピンにバイパスキャップを含めないことにしたと仮定します。 マイクロコントローラが自発的にリセットするような明らかなインジケータがいくつかありますが、私が見ることすらできないかもしれない、または不十分なデカップリングに起因しないかもしれないより微妙な問題がなければなりません。

15 pcb-design  decoupling-capacitor 

0603パッドに誤ってビアを配置しても、はんだ付けに問題はありませんでした。現在、別のボードを配線していますが、0603パッドにいくつかのビア（0.3mm）を配置することでスペースを節約できます。それが使用されたテクニックなのか、それとも悪い習慣なのかしら？PCBまたはPCBAの生産、またはパフォーマンスの問題の原因になりますか？ ビア接続は低周波数（最大1.2 kHz）であり、関連する接続は次のようになります。

15 pcb  pcb-design  pcb-fabrication  routing 

LTZ1000電圧リファレンスICのGoogle画像を閲覧していました。一部のPCBでは、LTZ1000に向かうトレースがスパイラル形状であり、それらの間にギャップが切り取られていることがわかりました。この背後にある理由は何ですか？

15 pcb-design  voltage-reference  trace 

これは、私が最近取り組んでいるプロジェクトのPCBデザインです（私の最初のPCBデザイン）。 アイデアは、リレーなしでAC機器（ファン、電球など）を制御することです。このようなアプリケーションには、リレーよりも優れたトライアックを使用しています。ACラインから完全に分離するために、光アイソレータを使用しています。ラップトップに接続されたUSBケーブル（充電器を抜いた状態）とACアダプター（12V）を使用してarduinoを実行してみました。 最初は、回路は正常に動作するように見えました。UARTを使用して、コードをコントローラーにダンプし、電球を制御（オン/オフおよび暗転）することができました。コマンドをUART経由で送信しました。ただし、ACラインに火花が出たとき（ファンのプラグイン/ファンアウト時）には、マイクロコントローラーは満足そうに見えません。リセットされる場合もありますが（これは写真の大部分）、ハングする場合もあり、UARTを介してコマンドを送信できません。焼き付けられたコードも影響を受けるかどうかはわかりませんが、コードを再アップロードしなければならない場合がありました。他の部屋のファンのオン/オフを切り替えても効果はありません。 考えられる問題： 1）PCBにグランドプレーンがない。 2）火花による何らかのEMI。 また、ファンと同じ方法で温水器（800ワットの抵抗負荷）を接続しようとしましたが、何も起こりませんでした。したがって、問題を引き起こしているのは誘導負荷だと思います。 この問題に対する建設的な解決策は非常に評価されます。 ありがとう。

15 arduino  microcontroller  pcb-design  reset  spark 

次のスタックアップで4層PCBを設計しています：信号上部、グランドプレーン、電源プレーン、信号下部。 これは私がこのように作成した最初のPCBで、スイッチング周波数600KHzのノイズの多いSMPS、32MHz uC、ワイヤレス2.4GHzモジュールが含まれています。異なるブロックのノイズを分離し、別のブロックの干渉を防止したいと考えています。たとえば、SMPSおよびuCノイズはワイヤレスモジュールに干渉しないようにします。そのため、電源プレーンを各電圧に対応する3つの閉じた領域に分割しています（SMPSは、補助ターンオンシステム用の非常に小さな50mAリニアレギュレータから5.0Vおよび3.3Vおよび5.0Vを生成しました）が、グランドは保持しますプレーンは分割されず、ボード全体をカバーします。SMPS、uC、およびワイヤレスモジュールブロックは、ボード上で互いに分離されています。 質問は次のとおりです。 この分割配置は、モジュール間を移動するノイズの助けになりますか？ 上面と下面にグランド銅を注ぐと、ボード外部のEMIノイズを低減できますか？ 方が良いでしょうまた、接地面を分割（及びNOはループを避けるために、上部と下部の両側に注ぐグランド）、およびスターのファッションでそれを接続しますか？グラウンドプレーン全体を保持する方が良いと聞きましたが、誰もが独自のバージョンを持っているようです。 私の理解では、ループを最小限に抑え、ボードによって生成されるEMIを低減するために、グラウンドの場所は常に信号および電力トレースの下または上にある必要があります。また、IF異なるブロックがすでに物理的にボード上で分離し、そのリターン電流は互いに干渉することなくunsplittedの接地面に流れます。あれは正しいですか？しかし、接地面をサブシステムごとに1つのゾーンに分割し、これらの異なるブロックを1点のみで接続すること（スター接続）についても読みました。どちらが良いですか、そしてなぜですか？

15 pcb  pcb-design  emc  pcb-layers 

次の条件で、あるPCBを別のPCBの上にすぐに取り付け/スタックするためにどのような方法が実行可能か： 2つのPCB間のゼロ間隔/ギャップ 物理的な接続だけでなく、電気接点が必要です 上部のPCBが下部のPCBの約3分の1のサイズであると仮定します 私はプロジェクトの初期設計段階にあり、最初にオプションを調査しようとしています。そのため、標準的な方法や創造的なアイデアの提案を受け入れています。 注：私はすでにエッジキャスタレーション（別名「ハーフビア」）に精通しているので、他の提案も興味深いでしょう。 たとえば、上部PCBの下部にのみパッドコンタクトがあり（QFN / QFPスタイル）、下部PCBのパッドに何らかの方法ではんだ付けできるように設計することは可能ですか？ 編集：@Andrewの質問に答えるには： このように2つのボードをスタックする私の目的は、デバイスの種類によってトップPCBが変化することです（実際、トップPCBに含まれる内容だけでなく、コンタクトのサイズと数も変化します）。したがって、可変トップPCBを取り付けることができるパッドを備えた1つの一定のベースPCBを持っています。

15 pcb  pcb-design  connector 

私はPCBレイアウトの接地方法について多くのことを考えてきました。それに関する私の最初の質問は、ビアに関するものです。両面にグランドプレーンを備えた単純な2層PCBには、通常、2つまたはそれ以上のビア間の最小インピーダンスでそれらを接続するためにいくつかのビアが間隔をあけて配置されることに気付きました。 しかし、RFボードでは、ビアの配置がより意図的に見えるため、この背後にある理論について疑問に思っています。グランドプレーンを接続するビアは、多くの場合、RFトレースの境界になります。この差動コプレーナ導波路の例を参照してください。 また、PCBの接地について2番目の質問があります。グランドプレーンを相互に「分離」するのが適切なのはいつですか。そして、これらの両方のグランドプレーンがビアを介して下部の同じグランドプレーンに接続されている場合、1つのレイヤー（たとえばトップ）のグランドプレーンを相互に分離するとどうなりますか。これらの絶縁されたグランドプレーンがある場合、ビアの配置は上記のケースのいずれかと異なりますか？ 注：ここで重複する可能性があることは承知していますが、答えに満足しておらず、私の質問は詳細を求めていると思います。 情報ありがとうございました。

15 pcb-design  ground 

私のスタックアップは次のとおりです。 Signal 1 Ground 5v Power Signal 2 私のシグナル1層には、500 MHzを運ぶトレースがいくつかあり、いくつかの高分解能ADC、およびマイクロコントローラー/ USB回路があります。ボードに500 MHzを伝送するSMAコネクタがあります。現在、これはテストベンチに座っている「オープンエア」になりますが、長期的にはすべてが内部に含まれるケースになります。 私のSignal 2レイヤーにはほとんど何もありません。具体的には次のとおりです。 0.1 "長のプログラマコネクタからのMCLR 両方とも約0.1 "の長さのSPIデータとクロックライン 約2 "の負電圧（2つのオペアンプに電力を供給するための）トレース あまり多くの未使用のPCBを持っているのは少し無駄だと思います。次のオプションを検討しています。 負の電圧レールでレイヤーを埋めます レイヤーを地面で埋める レイヤーを空のままにします 一方のオプションが他方のオプションよりも優れている点はありますか？これらの状況では通常何が行われますか？ いくつかの追加の詳細 システムは、5Vレールから300 mAのピークを引き出します。-5vレールには約2 mAの負荷しかありません。

15 pcb-design 

0.8mmピッチでのBGAエスケープビアとルーティングトレース/スペースの外観を定義する標準または一般的なプラクティスの寸法はありますか？そうでない場合、使用する最も経済的な寸法のセットは何ですか？ オンライン検索で見つけたいくつかのドキュメントでは、最上層と最下層のビアと配線寸法について説明していますが、内層については説明していません。私が理解しているように、内側の層にはアンチパッドが必要です。これにより、外側の層よりも制限が厳しくなります。したがって、これらは駆動​​の次元である必要がありますが、私はそれについて多くを見つけることができません。 ドキュメントBGA / PCBインターコネクトデザインガイドラインを見つけました0.8mmピッチ（ "0.8-mm"を検索）について説明し。10/28 milの穴/アンチパッドでは、プレーン上に残るのは3.5 milだけであり、それは良くないということです。さらに、ホール/アンチパッドに8/26を使用しても5.5 milしか残っていないため、マイクロビアのみを使用する必要があります。 ただし、一部のメーカーは8 milの内部クリアランス（アンチパッド？）を提供しているので、24 milのアンチパッドで8 milの穴を使用し、グラウンドプレーンの銅を十分に残しておくことはできませんか？ このNXPドキュメントを見つけました：BGAパッケージのNXP MCUのPCBレイアウトガイドライン。素敵な、しかし非常に紛らわしいテーブルがあります。一般に、PCBメーカーから見られるような標準的な穴サイズ（12ミル、8ミル、in mm）がドリルサイズとして表示され、仕上げサイズが小さすぎます。特に1mmピッチのサイズをドリルするパッドは、12/21ビアを介した完全に通常のサウンドですが、「完成サイズ」は7ミルです！私の理解では、PCBメーカーはドリルのサイズではなく、仕上げられた穴のサイズで作業しているということです。ここで何が問題なのですか？（または私の理解で？）

15 pcb-design  pcb-fabrication  via 

片側にいくつかのUSBおよびRJ-45イーサネットコネクタを備えたPCBがあります。ただし、SHIELDピンをどのように接続するかについては、かなり混乱しています。 これは、周辺機器とインターフェイスするホストデバイス用です。外部PSUによって調整された5V 10A電力が供給され、車両内で使用することを目的としています。 私はこの質問（シャーシアースをデジタルアースに接続する必要がありますか？）を見つけました。受け入れられている答えは、取り付け穴を使用することを示していますが、完全に理解しているかどうかはわかりません。取り付け穴がシャーシ/デジタルアースを直接接続しているのか、それとも金属製エンクロージャにのみ接続しているのかはわかりません。私は後者を想定しました。 さらに紛らわしい：プラスチック製の筐体を使用したい場合はどうすればよいですか？私はプラスチックが好きですが、金属は車両内部のEMIからそれをより良く保護すると思います。 現在のレイアウトの（非常に単純化された）例です。 そして、回路図（念のため、実際には役に立たない） シールドピンは、デジタルGNDから絶縁されたCHASSISプレーンに接続します。コネクタの物理的なハウジングも金属製の筐体に触れている必要があります。 CHASSISの面が取付穴/ネジを介して金属筐体に接続されています。 電源GNDは、左下の取り付け穴を介して金属製エンクロージャに接続されます。これは、順番に接続してGNDをするCHASSIS金属筐体自体を経由して。 私はこれを考え直していますか？シールドピンをGNDに接続して1日だけ呼び出す必要がありますか？

15 usb  pcb-design  ethernet  esd  shielding 

最近、新しいプロジェクトを立ち上げて、オーディオコーデックを探しています。簡単な音声バンドコーデックを見つけることができました（ここでは私のプロジェクトで動作するようです。しかし、突き出ているのは、このデータシートが2001年に作成されたということです。長い時間。 私の質問：ICがメーカーによってまもなく廃止されるかどうかを判断する一般的な方法はありますか？これは私があまり考えたことのないものですが、コンポーネントを選択する際に考慮すべき主要な項目のようです。 答えはメーカー、IC自体（たとえば555タイマーはおそらく永遠に続くでしょう）、その他の多くの要因に依存すると思います。「ベストプラクティス」の回答を取得したいと思います。 ありがとう！

14 pcb-design  integrated-circuit  circuit-design 

これは私の最初の100 Mbit / sイーサネットプロジェクトです（差動信号についてさらに学ぶためにやっています）。 この特定のケースで良いか悪いかわからない2つのことをしました。 1つは、信号トランスの下に配線することです。わずかに境界線上にありますが、ビアを使用してペアを交換することなく、ルーティングする他の方法を見つけませんでした。 どう思いますか？ビア（およびインピーダンスの不整合）を使用するか、インダクタの近くに配線する方が良いでしょうか？ また、KiCadで差動ツールを試してみましたが、両方のペアを同じ長さに合わせました（それ以外の場合、1つのトラックは約6 mm長くなります）。これはイーサネットの良い習慣ですか？ これは、現在のPCBのキャプチャです。 これは私が使用している回路図です。lan9512参照回路図を使用します。正直に言うと、私は自分の設計のインピーダンスについては知りません。50オームと100オームのどちらを使用する必要があるかはわかりません。 両面PCB、FR4高さ1.6 mm、1.6オンス銅（35 µm）のインピーダンス計算を含めます ご覧のとおり、トラックは0.8 mmです!! -大きすぎる。 これが最終バージョンです。1.6 mm、ギャップ0.16 mmのトラック（安価なPCBプロバイダーで最小）。 この貴重なマスタークラスをありがとうございました。差動ペアについてたくさん読みます。

14 pcb-design  differential  routing  kicad 

次の電圧レベルの4層PCBを設計したい。GND、5V、3.3Vおよび80V。この回路には、3.3VおよびMOSFETスイッチ80Vで駆動されるいくつかのMOSFETがあります（必要な電流は非常に低いuAレベルです）。全体としてPCB上で、80Vと3.3Vの信号が互いに近接しています（20ミル未満の場所）。 保護のために、最下層で80Vを維持しました。そして、他の電圧レベルと信号は、最上層と第2層にあります。そして、第3層を完全に接地します。 下のシンプルな絵でデザインを表現しようとしました。 現在、PCBのどこかでDC破壊電圧が心配です。1つの異なる高電圧と低電圧を使用するこのような回路では、あまり経験がありません。自分の構造について、それが十分に安全かどうかわかりませんか？この問題に関する有用な情報を見つけることができる記事やソースはありますか。そのようなPCB設計について何かアドバイスはありますか？質問に必要な情報が不足している場合は、お問い合わせください。

14 pcb-design  high-voltage  protection 

混合信号システムでの接地について読んでいます。デジタルルートがアナログパーツを通過せず、アナログルートがデジタルパーツを通過しない限り、アナログ要素とデジタル要素をグループ化してから単一のグランドプレーンを使用するのが最善であるということは正しいですか？ 左の図で強調表示されている部分はアナロググラウンドを示し、右の部分は同じ回路のデジタルグラウンドを強調しています。右側のコンポーネントは、3シグマ-デルタADCコンバーターを備えた80ピンMCUです。 より良いですか AGNDとDGNDをMCUのADCに接続します インダクタ/抵抗を介してDGNDとAGNDを接続します 単一のグランドプレーン（DGND = AGND）がありますか？ PSの目的は、DGNDがAGNDを妨害しないようにすることです。メイングランドプレーンをAGNDとして定義しました

14 pcb-design  ground  grounding 

ボードハウスからPCBを注文するとき、予算上の理由から下のシルクスクリーンを省略することがあります。ボードの底面に表面実装チップを配置すると、チップの向きを示さないフットプリントになります。これは、アセンブリ中にコンポーネントの配置と方向を確認する必要があることを意味し、パーツを配置するときにエラーが発生するため、面倒です。 ピン1を残りの層で明確に示す方法はありますが、PCBサイズに大きな影響を与えたり、はんだ付けの際に問題を引き起こしたりすることはありません。私は常にはんだマスク層と銅層にアクセスできると仮定しています。

14 pcb-design  surface-mount  footprint