タグ付けされた質問 「pcb-layers」

私は4層PCBを設計していますが、標準のスタックアップは 信号 GND VCC 歌 （GNDとVCCは、より多くの信号を持つ層に応じて切り替えることができます） 問題は、ビアを介してすべてのグランドピンを接続するのは本当に望ましくないことです。とにかく、私は4層PCBに慣れていないので、とにかく、別のスタックアップについてHenry W. Ottのヒントを読みました。 GND 信号 信号 GND （電力が信号プレーン上の広いトレースでルーティングされている場合） 彼によると、これは以下の理由から、4層PCBで可能な限り最高のスタックアップです。 1.信号層はグランドプレーンに隣接しています。 2.信号層は、隣接するプレーンにしっかりと結合（近接）します。 3.グラウンドプレーンは、内部信号層のシールドとして機能します。（これにはステッチが必要ですか??） 4.複数のグランドプレーンは、ボードのグランド（基準プレーン）インピーダンスを下げ、コモンモード放射を低減します。（これを本当に理解しないでください） 1つの問題はクロストークですが、実際には3番目のレイヤーに信号がないため、このスタックアップではcorss-talkが問題になるとは思いません。 注：最高周波数は48MHzで、ボードにはwifiモジュールもあります。

40 pcb  pcb-design  pcb-layers 

次のスタックアップで4層PCBを設計しています：信号上部、グランドプレーン、電源プレーン、信号下部。 これは私がこのように作成した最初のPCBで、スイッチング周波数600KHzのノイズの多いSMPS、32MHz uC、ワイヤレス2.4GHzモジュールが含まれています。異なるブロックのノイズを分離し、別のブロックの干渉を防止したいと考えています。たとえば、SMPSおよびuCノイズはワイヤレスモジュールに干渉しないようにします。そのため、電源プレーンを各電圧に対応する3つの閉じた領域に分割しています（SMPSは、補助ターンオンシステム用の非常に小さな50mAリニアレギュレータから5.0Vおよび3.3Vおよび5.0Vを生成しました）が、グランドは保持しますプレーンは分割されず、ボード全体をカバーします。SMPS、uC、およびワイヤレスモジュールブロックは、ボード上で互いに分離されています。 質問は次のとおりです。 この分割配置は、モジュール間を移動するノイズの助けになりますか？ 上面と下面にグランド銅を注ぐと、ボード外部のEMIノイズを低減できますか？ 方が良いでしょうまた、接地面を分割（及びNOはループを避けるために、上部と下部の両側に注ぐグランド）、およびスターのファッションでそれを接続しますか？グラウンドプレーン全体を保持する方が良いと聞きましたが、誰もが独自のバージョンを持っているようです。 私の理解では、ループを最小限に抑え、ボードによって生成されるEMIを低減するために、グラウンドの場所は常に信号および電力トレースの下または上にある必要があります。また、IF異なるブロックがすでに物理的にボード上で分離し、そのリターン電流は互いに干渉することなくunsplittedの接地面に流れます。あれは正しいですか？しかし、接地面をサブシステムごとに1つのゾーンに分割し、これらの異なるブロックを1点のみで接続すること（スター接続）についても読みました。どちらが良いですか、そしてなぜですか？

15 pcb  pcb-design  emc  pcb-layers 

多層PCBの構造に頭を包み込もうとしていますが、多くのことは理解できますが、「プリプレグ」と「コア」の概念を理解することはできません。彼らは正確に何をしますか？以下に参照スタックアップを添付しました。 私が理解しているのは、それらがレイヤーを接着するために使用されていることだけです。しかし、なぜ両方、なぜ「プリプレグ」または「コア」だけではないのですか？彼らはどのように互いに区別していますか？ これらのことを分かりやすく説明していただけますか？ これを理解し、レイヤーのスタックアップがどのように決定されるかについての参考資料も歓迎します。

14 pcb  pcb-layers 

PCBを温める回路を設計する必要があります。そのような回路を構築するには多くの方法があります。しかし、「低温環境でのPCBの温暖化」の投稿から、トレースをヒーターとして使用できる可能性があることを学びました。 私の最初のアイデアは、内部層の1つを熱床として使用し、そこに銅トレースを配置することです。しばらくインターネットを検索しましたが、このトピックに関するアプリケーションノートやディスカッションは見つかりません。 したがって、私の質問は、内部層を熱床として使用することは良いですか、それとも適切ですか？そうでない場合、欠点はありますか？ （PCBボードの製造プロセスに精通していないため、内部層にトレースを配置できるかどうかはわかりません）

14 pcb  temperature  heat  trace  pcb-layers 

現在、クライアント用のミックスドシグナルPCBを設計していますが、シグナルインテグリティについて多くのことを読んでいます。ルーティングの削減。 問題のボードには、アナログセクションにOPアンプを備えた2つの16ビットADCと2つの16ビットDAC、デジタルセクションにレベルシフターとMOSFETを備えたマイクロコントローラー、電源に2つのDC / DCコンバーターとLDOレギュレーターがあります。セクション。スペースはそれほど大きな制約ではありませんが、アナログセクションで高解像度と低ノイズを実現することが重要です。デジタルセクションとアナログセクションのエッジの間を10 MHz未満で動作するI2CとSPIバスがあります。 ルーティングに関しては、このボードを2層で完全に完成させることができます。4層ボードと専用グランドプレーンを使用すると、シグナルインテグリティに大きな違いがあることに本当に気づくでしょうか？追加費用の価値はありますか？私は4に傾いていますが、あなたの意見を聞きたいです。 事前に感謝します。

12 pcb  pcb-design  pcb-layers 

PCBに穴のあるパッドが必要ですが、パッドの上下に異なるネットが必要です。つまり、上下を分離する必要があります。ここに写真 がありますこれはPCBメーカーのために製造することは可能ですか？はいの場合、Altiumでこれをどのように設計しますか？

11 pcb-design  pcb-fabrication  altium  pcb-layers 

Altium DesignerでPCBを設計しています。私のプロジェクトには非常に大きなヒートシンクがあります。PCBに配置すると、その下に他の小さなコンポーネントを配置できる空きスペースがたくさんあります。その下にこのブリッジ整流器の一部を配置しようとしました。それは実際の生活では幾何学的に可能です。しかし、Altium Designerはそれについてクリアランス警告（またはエラー？）を出しました（画像にあるように要素は緑色に変わりました）。 これらの2つの要素のみ、またはトップオーバーレイレイヤー全体に対してこの警告/エラーを無効にするにはどうすればよいですか？

11 altium  clearance  pcb-layers 

私はいくつかのPCBを設計しましたが、良い習慣をあまり考慮していません。それらは小さなボードであり、接続する必要があるすべてが接続されていることを確認するだけに重点が置かれました。 今、私はよくデザインされたボードを作ることにもっと真剣に取り組みたいです。私は現在のプロジェクトを何度も設計および再設計して、見栄えの良いレイアウトを作成しようとしました。 このプロジェクトは、16Mhzクリスタルで動作するATXMega256 mCUに基づいており、約60個のコンポーネントとその7または8個がICです。 次の再設計のために、「マンハッタンルーティング」を使って、クレイジートレースがすべての方向に進んでいくのを手伝うことを計画しています。 私が最も遭遇しているように見える問題は、各ICに電力を供給する適切な方法を理解することです。通常、私はそれらをデイジーチェーン接続するだけですが、それは悪い習慣だと言われています。 ここに給電に関する私の質問があります すべてのICがレギュレーターに直接接続される「スター構成」について聞いたことがありますが、実際の例は見たことがありません。そのため、プロジェクトにそれを設計する方法がわかりません。それは私の心の1つのパッドから落ちるトレースの混乱のように聞こえます。うまく設計されたスター構成の例を投稿できますか？ パワープレーンとは対照的にスター構成を使用する利点とデメリットは何ですか？ 2層ボードでは一般的でないと聞いたときに、特に2層ボードの場合、VCCにプレーンを使用することは問題ありませんか？ 電源プレーンを使用するべきではない場合、トレースを相互に交差させる必要がある場合の方が優れています。GPIOにビアを使用するか、電源にビアを使用しますか？ 2層ボードで電源プレーンを使用しても問題ない場合は、VCCを最上層または最下層に配置する必要があります。明らかに、グランドプレーンも使用します。 プロジェクトはそれぞれ異なり、異なる計画を必要とするため、これらの質問に対するWin / Winの答えはありませんが、その背後にある基本的な概念は、人々が従ういくぶん普遍的なものであるべきだと思います。ルールを破る前に、ルールを知っておく必要があります。 また、これらの質問はオンラインディスカッションの範囲を超えている可能性があることも認識していますが、正しい方向に導くのに役立つより一般的な回答を探しています。

11 power  pcb-design  ground  pcb-layers 

私は週末にエリックボガティンからのビデオ講義を吸収し、彼の本「Signal and Power Integrity-Simplified」を読みました。 彼は、PCBのリターンパスは、信号パスの下のVCCレールである可能性がある任意のDCプレーンである可能性があると述べています。 次の簡単な回路を考えます この回路のシミュレーション – CircuitLabを使用して作成された回路図 U1およびU2が最上位層に配置され、TXおよびRXが最上位層のみにルーティングされる場合、信号の戻りパス（TXからRX）はVccになります。私はそれで大丈夫です。 私の質問は、リターン電流がTXピンの真下に達すると、電流はどこに行くのですか？この時点で、それはGndへの道を見つけるのですか、それともTXに戻り、ダイを経由してグラウンドに戻りますか？ **本からテキストを追加**

10 pcb  signal-integrity  pcb-layers 

私はプロジェクト用のボードを開発しましたが、それをプラグイン可能なモジュールに組み立てようとしている会社から、奇妙な変更を求められました。 現在、4層ボードです：上部信号、グラウンド、電源、下部信号。かなり標準。 彼らは私にグランドプレーンを下の信号層と入れ替えてほしいと思っています。このようにして、グラファイト層が薄い機械的なケース（大きなヒートシンクのある）を接地面に簡単に接触させることができます。それらは、コンポーネントの露出パッドを介してグランドプレーンにすでに接触しているいくつかの重要なコンポーネントの放熱を改善することを目的としています。 これが悪い考えかどうか、私は理解しようとしています。ここに私の考慮事項があります： ボードでルーティングされる信号はHFではなく、最大で10MHzであり、ボードには方形波クロックがありません。 一部の信号の最高速のエッジは数μmのセトリングタイムを持ち、別のボードのコネクタを通過するため、おそらくコネクタの寄生容量によって既にフィルター処理されています。 参照層を信号層から遠くに配置することは、リターンパスにとって悪い考えのようです。より良いスタックは：（トップシグナル、パワー、シグナル、グラウンド）です。 一方、これらの重要なコンポーネント（一部の非常に低ノイズのTIA）の基準面からの距離を大きくすると、寄生入力容量（現在は約0.5pF）が減少するため、TIA構成の出力ノイズが減少します。 あなたの考えは何ですか？ あなたのコメントに対するいくつかの回答： 下のレイヤーにポリゴンを追加することは可能ですか？ 可能性はあるかもしれませんが、再ルーティングできないエリアに多数の信号があります。グラファイトは導電性であるため、短絡を回避するためにソルダーマスクのみに依存し、ビアの絶縁が問題になる可能性があります（テンテッドビアは使用できません）。 信号層は地面で溢れていますか？ 現在はありません。主にTIAのグラウンドへの入力容量を減らすためですが、確実に埋めることができるいくつかの領域があります。 高温のコンポーネントをPCBの下部に移動できますか？ いいえ、他のアセンブリやルーティングの制約により、これらは最上位レイヤーにある必要があります。 彼らは実際に電源層がどこにあるのか気にしていますか、それとも底に地面が欲しいだけですか？ 彼らは地面が底になるようにちょうど頼んだ。そのため、代替スタック（トップシグナル、パワー、シグナル、グラウンド）を検討しました。 グラファイトは導電性です。ビアが完全にテンティング/フィルされていない場合は、問題の世界全体になります。 それもとても心配です。さらに、信号トレースから領域を完全にクリアしないと、はんだマスクによる絶縁に依存しているだけなので、簡単に傷が付きます。

9 pcb  ground  emc  pcb-layers 

2層PCBはプロトタイプを作成するのに非常に安価です。4層PCBは、ほぼ4倍高価です。トレース長を一致させる必要があるDDR3 RAMを使用するデザインがあります。ただし、コストも抑える必要があります。より大きな2層PCBを採用する方が、4層PCBに比べて経済的であることがわかります。4の代わりに2層PCBを使用すると、設計上問題なく動作しますが、トレースの長さははるかに長くなりますか？ 4層PCBが2層PCBに比べてはるかに高価なのはなぜですか？2-4層からの価格差は大きいですか？なぜか知りたいのですが？RAMが搭載されている場合、ほとんどの商用デザインは4層を使用しているようです。しかし、彼らはそのような安い価格で売ることができます。私は大量生産が本当に役立つことを理解していますが、実際にはPCBコストはどれくらい下がっていますか？LETSは、4層PCBを作るために少量で4ドルであると言いますか？100個でいくらですか？

9 pcb  pcb-design  pcb-fabrication  pcb-layers 

仕事では、見積もりと最終的な製造のために送信する必要がある多層PCB設計を継承しました。「AIRGAP」というラベルの付いた2つの内部レイヤーが含まれています。これらのエアギャップ層の目的は何ですか？ The board stackup is as follows: 1. Top Silkscreen 2. Top Soldermask 3. Top Copper 4. Ground Layer 5. Ground Layer Airgap 6. VCC Layer 7. VCC Layer Airgap 8. Bottom Copper 9. Bottom Solder mask ボードの最高電圧は約40ボルトなので、高電圧設計だとは思いません。 これは4層以上と見なされますか？私たちが送ったボードハウスのいくつかも混乱しています。

8 pcb  pcb-design  pcb-fabrication  pcb-layers 

PCBを製造したばかりですが、はんだマスクは銅がある場所にのみ適用されているようです。それが私のせいかどうかを調べようとしています。 私の理解によると、赤の場所（パッド/ビアなど）を除いて、ボードのいたるところにはんだマスクがあるはずです。私は正しいですか？ GTSレイヤーファイルは次のようになります。 編集： 黄色のはんだマスクが選択されていることに注意してください。私は実際にPCBを見たことはありませんが、確かに私にははんだマスクがないように見えます。しかし、おそらく私は愚か/盲目です。 ここにPCBの写真があります：

8 pcb-fabrication  pcb-layers  solder-mask 

特定のエアワイヤーをすべて隠さずに、イーグルで隠すことはできますか？ そのため、現在関心のないネットがあるが、接続が多く、他のエアワイヤーがどこに行くのか混乱している場合は、非表示にできます。これをGNDと+ Vで実行したいのですが、ラッツネストを実行して流し込みを実行したくありません。 何か案は？

8 pcb-design  eagle  pcb-layers