レイヤーまたは一部の特定の要素のクリアランスチェックを無効にするにはどうすればよいですか？

Altium DesignerでPCBを設計しています。私のプロジェクトには非常に大きなヒートシンクがあります。PCBに配置すると、その下に他の小さなコンポーネントを配置できる空きスペースがたくさんあります。その下にこのブリッジ整流器の一部を配置しようとしました。それは実際の生活では幾何学的に可能です。しかし、Altium Designerはそれについてクリアランス警告（またはエラー？）を出しました（画像にあるように要素は緑色に変わりました）。

これらの2つの要素のみ、またはトップオーバーレイレイヤー全体に対してこの警告/エラーを無効にするにはどうすればよいですか？

そのコンポーネントのデザインルールを指定できます。

Design > Rule > Placement > Component Clearance、

次のような新しいルールを追加します。

   高度なクエリ：InComponent（ 'D1'）//コンポーネントが「D1」であると想定します

   制約： 
       最小垂直クリアランス0mil
       最小水平クリアランス0mil

その場合、Altium Designerはこのコンポーネントのクリアランスをチェックしません。

これは必ずしもAltiumで具体的に行う方法の答えではありませんが、より一般的な考えの1つです：ボードレイアウトビューで確認できるようにヒートシンクの輪郭を単純に指定し、そこにあることを確認しないでください。クリアランスチェックで使用されるものですか？

これは、プログラムに何が起こっているのかを正確に理解させようとせずに、この種の問題に取り組む最も簡単な方法のようです。実際、パーツの下にスペースがあることを試して定量化することは、より多くの作業のように思われます。これを適切に行うには、ボード上のすべてのコンポーネントの3Dアスペクトを定量化して、3Dでクリアランスを適切に計算できるようにする必要があります。

使用できます Design > Rules > Placement > ComponentClearance > New Rule

コンポーネントの後ろにある小文字とスターは、usb_1、usb_2、usb_3のような衝突する複数のコンポーネントがある場合に備えています。

このルールの優先度が、このルールと競合している可能性のある他のルールよりも高いことを確認してください。

Altiumがいくつかのオブジェクトのクリアランスを無視するようにしたい場合、以下のように、それらをコンポーネントクリアランスクエリにすばやく追加します。

最初のオブジェクトが一致-（名前<> 'S1'）および（名前<> 'D1'）

2番目のオブジェクトの一致-（名前<> 'S1'）および（名前<> 'D1'）

基本的に、これは、1番目と2番目のオブジェクトがS1でもD1でもないことを意味します。次に、通常のコンポーネントのクリアランスチェックを実行します（それ以外の場合は、クリアランスチェックを実行しません）。それはまだ電気的チェックを行うので、それはあなたが持っている短絡やその他のルールをキャッチします。

通常、これを行う場合は、DIPおよびSOPパッケージを備えたMCUのように、PCBを同じスポット内の複数のフットプリントと互換性を持たせることです...または、この例では、 SMTスイッチまたはLED。

リスト内のすべてのオブジェクト間の衝突は無視されるため、これらのオブジェクトには注意する必要があります。たとえば、S2とD2をリストに追加すると、D1とD2間の衝突は無視されます。 S1 / D1とS2 / D2が本当に欲しかった（それを処理するためにもっと複雑なルールを作ることができるが、それは私にとって大したことではなかった）。他のオブジェクト（D1やR1など）との衝突は引き続きキャッチされます。

警告は、[デザイン]-[ルール]-[配置]に移動するだけで無効にできます。有効になっているコンポーネントのクリアランスをオフにするだけで済みます。