（この質問は、ここでの別の質問の結果として私に起こりました。）

アナログまたはデジタルの大小のICのすべての電源ピンの近くにデカップリングコンデンサを使用することについて、私は通常気にしません。可能な場合、PCB設計では電源プレーンとグランドプレーンも使用します。一般的に、信頼できる堅牢な設計を得るために「グッドプラクティス」を使用しようとします。そして、私が知る限り、私は成功しています。

問題は、不適切なデカップリングの指標は何かということです。マイクロコントローラーやCANトランシーバーなどの電源ピンにバイパスキャップを含めないことにしたと仮定します。

マイクロコントローラが自発的にリセットするような明らかなインジケータがいくつかありますが、私が見ることすらできないかもしれない、または不十分なデカップリングに起因しないかもしれないより微妙な問題がなければなりません。

症状は、ほとんどの場合すべてがうまくいくことですが、そうでない場合もあります。これはデータ依存であり、再現が非常に困難です。

何が起こっているのかを考えてください。一部のチップは、現在の需要を急増させました。そのため、即時の電源電圧は、正常な動作が保証されなくなったレベルまで低下しました。そうでなくても、電源電圧の急激な変化はトラブルを引き起こす可能性があります。

そのトラブルが正確に何であり、どのような電圧のしきい値または電圧の微分で発生するかを予測することは非常に困難です。データ行が一時的に間違った状態で解釈される場合があります。フリップフロップが反転する場合があります。分からない。何が起こるかは、温度の関数であり、ダイの不均一な加熱ですらあります。あるテストから次のテストまで正確に再現してみてください。

結論は、物事が不安定になる可能性があるということです。多分。時々。

問題は、使用する回路と使用するICによって大きく異なります。最善の策は、回路の特定の問題のある動作を探すのではなく、ICのピンのできるだけ近くでスコープの電圧Vcc-GNDを直接チェックすることです。

動作中は、平坦な線（純粋なDC電圧）が表示されます。リップルが発生する場合、これはデカップリングが不十分であることの手がかりです。回路が持つ可能性のあるすべての状態と長時間にわたって電圧を監視する必要があります。波紋は、デジタル送信中に定期的に表示される場合があります。また、PCB上のすべてのICが同じ電源バス上にある場合でも、この測定を繰り返す必要があります。

リップルの周波数は、この特定のリップルを減衰させるために必要なコンデンサの種類がわかるため、非常に重要です。たとえば、低周波数リップル（1 kHz未満）はアルミニウムコンデンサで簡単にフィルタリングされ、高周波数リップル（100 kHzまたは1 M​​hz）はフィルムコンデンサまたはセラミックコンデンサでより簡単にフィルタリングされます。

リップルの振幅により、デカップリングコンデンサのファラッド量がわかります。

奇妙な/一貫性のない回路動作を探すのではなく、あなたの回路が不十分なデカップリングに悩まされないようにするために、この方法が最善だと思います。

私は簡単で短い答えがあります：

あなたが不十分な力を持っているとき、あなたは通常互いに関連しておらず、一見説明するのが不可能であるように思われるあらゆる種類の奇妙な問題を得るでしょう。

この回答には、ジッタ、パワーゲートドライバ、ADC、およびデータアイ/ PAMセトリングの4つの部分があります。

ジッタの仕様は達成できず、オーディオの再生は「うるさく」なります。位相ノイズ（ジッターとも呼ばれます）は達成できず、ワイヤレスリンクも同期しません。ビットエラーまたはパケットエラー率は許容されません。送信機の近接位相ノイズが受信機用に計画されたスペクトルの一部に直接入るので、二重無線リンク（同時送信と受信を可能にすることを目的としています）は誤解されます。

電源ドライバICの場合、長いGNDリードとVDDリードを使用すると、レールが最初に崩壊し、次にVDDを大きく上回る上向きに鳴ることが予想されます。5ボルトまたは10ボルトで、非表面実装Cbypassのリード線に3 cmのワイヤがある場合、またはグラウンドプレーンがない場合。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

したがって、............自己破壊は、非ローカルバイパスコンデンサの結果です。

共振回路は、リード線のインダクタンスと、PCB Cbypassよりもはるかに小さいオンチップC_well_substrateです。

[編集] OpAmpとADCについて：あなたの測定は広いコード範囲を示します。オペアンプのVoutが安定することはありません。VDDが高い周波数で鳴り、ADCによってデジタル化されるOpAmpのVoutに直接現れるからです。

DataEyeは不安定でノイズが多く、トップが平坦ではないため、VDDが静かにならず、安定しないため、シンボル間の干渉が絶え間なく発生します。 （コンデンサとリードのリンギング）周波数。

供給品質、シグナルインテグリティ、エラーマージン

DVTの意味をすでに知っていて、設計仕様で厳密なDFM、DFT、およびDVTを実行する場合は、設計検証テスト計画に感受性信頼性テストを追加することを検討してください。これには、電源電圧を+/- 10％制限に強制し、水晶周波数+/-制限を変更して機能エラーを探す（別名Schmooプロットテスト）。-チップ上のループを使用して1Aパルスノイズを注入しながら、結合されたノイズを抑制できない高インピーダンスソースを備えた高インピーダンストラックを探しながら、高/低温度および高％RHで同じことを行います。
-プローブの接地線がチップに短絡しているボードをスニッフィングし、ノイズを探して最大感度でスペクトルアナライザーまたはスコープを調べ、機能上の問題を探して1アンペアのDIYパルスジェネレーターから同様のサイズのループを使用してノイズを注入します。

ガラスがいつ砕けるかを予測するように、アナログの世界のバイナリシステムは壊れるまで完全に機能します。

症候性エラーのマージンを理解するには、ノイズの出入りの場所を理解する必要があります。

ノイズは正確に測定でき、エラーに対するマージンを決定できます。

• ソース：伝導、誘導、またはCカップリング
  • $V=Ldi/dt$$I_c=CdV/dt$$t_R$$t_D$ 軌道に乗って。

    • gndフレームへのESDも、グラウンドシフトまたは信号干渉として結合するEMIです。

• 宛先：伝導、誘導、またはCカップリングによる
  • PSRR：すべてのゲートにはリニアゾーンがありますが、電流ソースバイアスを備えたオペアンプとは異なり、電源ノイズ除去比は非線形であり、NchおよびPchドライバーの両方がアクティブで、いずれかのレールからノイズを注入するだけでなく、いずれかの出力に出力します。送信と受信の間の差動電源ノイズは、複数の遷移がゲートを通過するかどうかを決定するピーク遷移時点のしきい値のシフトを意味します。スイッチが完全に導通している場合、トラックインピーダンス/リアクタンスは、さまざまな電圧ロジックファミリで22から33または50 +/- 20％オームまで変化するドライバーインピーダンスよりもはるかに高い場合があります。（レガシーCD4000シリーズでは300オーム以上）

近くのCapを介してVss：Vddプレーン（低インダクタンスプレーン）にシャントされるのではなく、大信号ループによって誘導される電流

すべてのバイナリ通信の結果は、確率関数またはビット誤り率を使用して、アナログ信号対ノイズ比（SNR）として予測できます。（BER）。

• それでは、LogicのSNRは何ですか？

  • 40dBは良好（<1％Vpp）、30dBは適正、20dBは不良（10％Vpp）

• ロジック信号にビットエラーレートはありますか？
  • はい。ただし、電源/グランドプレーンおよびデカップリングキャップの設計ルールに従わない限り、通常はとてつもなく大きいです。その後、デカップリングを無視したり、計算が複雑すぎたりすると、実際に小さくなる可能性があるため、障害のコストが高い重要な生産に入る前に、常にマージンをテストします。
  • 信号とは何ですか？
  • Vss、Vddはそれぞれ、受信または送信チップ近くの基準点への信号として扱われます。
  • ノイズとは？
  • 容易に見られないほど小さいが、出荷直後に設計が失敗するほど大きい妨害。;）「ラズベリーを吹く」に相当
  • 基本的に、データシートの波形信号ではないものすべて。
  • 入力しきい値とは何ですか？
  • 74HCTxxとRS-232の両方で約Vss / 2 +/- x％または1.3V（そうです）
  • $V_{oh(min)}$$V_{ol(max)}$
  • $RdsOn$
  • $V_{oh(min)}$$V_{ol(max)}$
  • したがって、ロジック設計にはこれらのレベルと真のVth入力スイッチしきい値との間に固有のノイズマージンがあることがわかります。TTLの場合、接地へのプローブを備えた任意のフローティング入力でこれを測定できます。CMOSの場合、1Mohmのような負帰還Rを持つゲートをテストし、これを内部ゲートあたり少なくとも10の電圧ゲインを持つ線形領域の入力しきい値として観察できます。NANDゲートは3段階の反転であるため、1kを超える線形ゲインがあります。これは、私が見たすべてのCMOSファミリに当てはまります。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

ダイオードの100オームESRと入力容量およびその他の多くの詳細は示されていません。

別々の電源プレーンとグランドプレーンをできるだけ近づけて使用して、その間の容量を増やすことには優れた理由があります。正方形のインダクタンスは、PCB全体でも小さなチップコンデンサでも同じです。同期クロック電流とトラックレイアウトを備えたセラミック、SRFを選択する場合は、0.1uFではなく0.01uFを選択する必要があります。スコープループでスニッフィングし、10：1プローブ> 300MHzで1cmのチップとバレル接続を使用して、グラウンドクリップなしで電源のシグナルインテグリティを測定することにより、ノイズの問題を判断できます。

すべての設計でノイズマージンをテストする方法を学ぶ

• 通常、EMIの経験が豊富な場合でも、DVTで計画されています。近接（1cm）RFスニフテストとノイズ注入による。

レイアウトでは、ループ距離によって経路のインダクタンスが決まるだけでなく、ループの面積によってEHフィールドノイズレベルが決まることに注意してください。

ロジックノイズエラーの機能的症状は、予想以上に予期しないものです。