なぜいくつかのPCBがめっきされた周囲を露出しているのですか?


16

多くの場合、基板全体の周囲、または多くの場合ステッチビアが付いたさまざまな部分で、銅が露出している多くのPCB(主に高速およびRFボード)を見てきました。

これらの目的を完全に理解したことはありません。私が聞いた説明では、ボードの処理に使用される「ESDリング」と呼ばれていましたが、個々の境界線、特に下の画像のように内側にある境界線が多い場合、それはあまり意味がありません。これらは、最上部のグランドプレーンだけが露出していますか?もしそうなら、それを公開する意味は何ですか?地上の土砂が露出されているかどうかにかかわらず、EMIの観点からどのような違いが生じるかわかりません。

また、この種の外周メッキリングでは、多くの場合、GNDに接続され、マウントハードウェアを介してエンクロージャーに接続するために使用されることも承知しています。

ありがとう!

ここに画像の説明を入力してください

回答:


15

それらはフェンスを介して呼び出され、ボードの外側に配置されて「RFのフェンス」になります。これは、シールドする必要がある波長よりも小さいバリアを作成することによって行われます。非常に高い周波数では、プレーン間の領域は導波管/アンテナとして機能でき、高周波はプレーン間を移動してPCBの端から出ることができます。

これに加えて、EMIガスケット/シールドを受け入れるために、最上層のプレーンをめっきすることができます。

ここに画像の説明を入力してください ソース:https : //sc01.alicdn.com/kf/HTB1uZSNRXXXXXahXpXXq6xXFXXXd/Photo-chemical-etching-RFI-EMI-shielding-box.jpg

これらは、最上部のグランドプレーンだけが露出していますか?もしそうなら、それを公開する意味は何ですか?

ビアはほとんどの場合、グランドプレーンと最上層のトレース/プレーンに接続しますが、接続する必要はありません。露出するポイントは、導電性と連続性を持たせることです。この層は、ENIG(金を含む)のような低インピーダンス/抵抗金属の表面仕上げでめっきされます。これにより、EMIガスケット(導電性フォームまたは変形可能な金属メッシュ)を使用して高周波電流をグランドプレーンに短絡させ、ソースに戻すことができます。PCBの上部に導電層がないと、RFがRFシールドの下に漏れる可能性があります。

チップの多くは、上の写真のボード上でRFを生成しています。クロストークとリークを防ぐために、EMIシールドはRFがデザインの他の領域またはボードの外側に移動するのを防ぎます(FCCなどのエンティティは、放射できるデバイスの量を調整します無線周波数)。これが、シールドがPCB設計の異なるセクションを分割する理由です。

ビアフェンシングの距離料金は次のとおりです。上のボードでシールドしようとしている周波数を確認したい場合は、ビア間を測定してカットオフ周波数を見つけることができます。

ここに画像の説明を入力してください
ソース:https : //www.edn.com/Pdf/ViewPdf?contentItemId=4406491


このボードは非常に多くの0.1 "穴を使用しているので、互換性のないシールドはこの設計で機能すると思いますか?不正確なシールド例については、そのファラデーケージ-1と彼らはとし、マイクロビアせずにこのように設計されている理由、それは要求されなかったにもかかわらず、それはまだ関連する技術的なRF物質。。。。
トニー・スチュワートSunnyskyguy EE75

互換性のないシールド?RFシールドの例を示していました。このボード上にある正確なEMIシールドの写真を見つけることができなかったので、おIび申し上げます。私は次の最高のものを見つけました。また、すぐに検索できるガスケット付きのシールドの写真があまりないことにも少し失望しました。
電圧スパイク

ロジックRFアイソレーションが間違いなく+1する場合、1つを見つけて少し説明すると
トニースチュワートサニースキーガイEE75

露出された理由とソルダーマスクで覆われた理由のどちらをたどるかわからない。銅のレイアウトが同じでもカバーされている場合、シールドは維持されませんか?それはまだ導電性であり、EMIに応じて応答しますか?または、ここで特に重要なのは、導電性の露出したグリッドを使用してエンクロージャと嵌合することですか?
キリルサフィン

はい。壁または空洞によって互いに分離された各モジュールのファラデーシールドへの導電性グリッド。
トニースチュワートサニースキーガイEE75

7

上からシールドが追加され、ネジ(したがって穴)によってPCBに取り付けられます。
シールドは、回路を外界からシールドするだけでなく、サブサーキット同士もシールドします。

このようなシールドの例を次に示します。http//tennvac.com/custom-shielding-solutionsの 画像ここに画像の説明を入力してください


6

回答:取り付け穴は、カバーに編組接触するための明確な接触領域です。

https://images.app.goo.gl/usAPvRQmVPCfHtQu9

これらはすべてカスタムデザインであるため、オンラインで見つけることはできません。上記は単純な長方形です。

この設計でこれらのタイプの最大6 GHzの範囲で両方がオーバーラップするロジック速度とRF周波数を混在させる場合、多くの層を備えた良好な共通グランドが必要ですが、ロジックインパルス電流がRFグランドを伝導しないようにします。

λ/20

表面は、酸化を減らし、伝送ラインのインピーダンスに影響を与える不規則な厚さのはんだレベルのメッキを防ぐために、埋め込み層に金メッキ銅を浸す可能性があります。

グランドプレーンはロジックグランドプレーンから分離されているため、すべてのリニアRFにマイクロビアは表示されません。そして、それらはRFポートの近くでのみ接続されます。これにより、ロジックとRF間の伝導および放射接地電流のクロストークが最小限に抑えられます。

各ゾーンの周囲の広い境界は、メキシコとアメリカの国境のようなものです。浮遊放射フィールドをシンクし、クロストークを低減しますが、電流フィールドまたは電圧フィールドの移行をすべて停止することはありません。結局、同一平面上にあり、その間にグラウンドトラックがあると、浮遊結合は常に減少します。しかし、デジタル側もアナログであり、エッジジッターと内部プロセスは依然として隣接モジュールのクロストークに敏感です。

リフローを使用してクロストークをさらに低減する必要がある場合、ファラデーシールドを上部にはんだ付けするのが一般的です。

シールドのないこれらのボードの多くを見たなら、かなり良いレイアウト設計をしました。ノーテルおよびその他の企業は、これらの設計の一部を、最大1 Gbit / sのシールドなしで、非常にバランスの取れた差動マイクロストリップ(破産型)で行いました。AMR市場向けに1 GHz ISMバンド用に行ったY2K以前のデザインがいくつかあります。地元のPCBショップでエッチングされた社内の錫メッキ真鍮ボックスがあります。

残念ながら、この会社は破産しました。130を超える特許と、HPマイクロ波のような多くのルーツと、モバイルワイヤレステクノロジーのすべての専門家を含む12の特許がありました。Intelはすべての特許を購入しました。

ここに画像の説明を入力してください


2
@ W5VOフラグを管理し、コンテンツを削除するだけで誤った仮定を行い、一方的にコメントを削除する場合は、不安定でプロではない制御システムの感覚ではなく、社会的な意味での誠実なコミュニケーションと肯定的なフィードバックを奨励することでサイトを改善しないのはなぜですか?
トニースチュワートサニースキーガイEE75

「各ゾーンの周囲の広い境界は、メキシコとアメリカの国境のようなものです。」...どんな風に?ええと、どんな方法で?アメリカ国外の読者にとって役に立たない可能性が高い、非常に貧弱で奇妙に特異な類推として以外、私は意味します。(あるいは、それはあまりにも微妙だ場合:そのナンセンス文はこの回答で場所がない。)
FeRD

@FeRDいくつかのユーモアと低インダクタンスガード(Mex側に機関銃を使用)で頭をかわして申し訳ありません
トニースチュワートサニースキーガイEE75
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.