タグ付けされた質問 「ground-plane」

卒業プロジェクトの一環として、最初のPCBを設計しようとしています。もちろん、最初のステップとして、できるだけ多くを学ぼうとします。私がこの3部の記事を見つけた研究の一部は、必要ではなく、場合によってはグラウンドプレーンをアナログとデジタルの部分に分割することさえ有害であることを示唆しています。これは教授から学んだことと矛盾しています。また、このサイトのグラウンドプレーン/プールに関係するすべてのスレッドを読みます。大多数はこの記事に同意しますが、分割地板を支持する意見がまだいくつかあります。例えば https://electronics.stackexchange.com/a/18255/123162 https://electronics.stackexchange.com/a/103694/123162 PCB設計の初心者として、誰が正しいか、どのアプローチを取るべきかを判断するのは混乱を招き、難しいと感じています。それでは、グランドプレーンをアナログ部分とデジタル部分に分割する必要がありますか？つまり、PCBカットまたはDGNDとAGNDに別々のポリゴンを使用する（接続されていないか、1点で接続されている）物理的な分割を意味します おそらく、私の将来のPCBに合わせた推奨事項を作成できるようにするために、それについて説明します。 PCBはEagle => 2レイヤーの無料版で設計されます PCBは、リチウム電池のテストと正確な測定（電流と電圧）用です。ボードは、Raspberry Piからデジタルインターフェイス（GPIO / SPI（40 kHz））経由で制御されます。ボードには3つのデータコンバーター（AD5684R、MAX5318、AD7175-2）があり、デジタル側にはビルド済みRTCモジュール用のコネクターがあります。アナログ電源は、オンボードのLT3042電圧レギュレータ（5.49 V）を介した外部安定化電源から供給されます。さらに、LT6655B 5 V電圧リファレンスがあります。アナログ部分は基本的にDC回路であり、実際にHFのみがADCの内部16 MHzマスタークロックです。 デジタル3.3 V（主にデジタルインターフェイスの給電用）は、Raspberry PIから供給されます。したがって、2つのグランド接続があります。外部電源とRaspberry Piのデジタルインターフェイスです。 これに関連する別の質問：図3を参照して、デジタルインターフェイスからのリターン電流が正しい接地接続に流れることを確認するにはどうすればよいですか（2つあることを思い出してください）。 追加の懸念：配電回路は高感度測定を妨げる可能性がありますか？最下層の電源をルーティングすることでそれらを分離していましたが、モノリシックグランドプレーンの場合はもはや良い考えではありません そして、私はまだ質問しています：下部のモノリシックグランドプレーンと上部の信号/コンポーネント層を多かれ少なかれ仮定して、バイパスコンデンサのマイナス側をグランドプレーンに接続する最良の方法は何ですか？

29 pcb-design  ground  ground-plane 

私が設計している（2層の）ボードには、比較的大きな未使用領域があります。両側にグランドを単に注ぐのではなく、一方をVccで、もう一方をグランドで満たし、グランドとVccの間に小さな容量を作成することを検討しています。（もちろん、通常のコンデンサから適切なデカップリング容量を追加します。） ボードは正確に高速ではありません（16 MHzマイクロコントローラー、デジタルIOのみを実行）。そして、利用可能なボード領域から1nFの静電容量さえも作り出すのは難しいと思います。したがって、この余分な静電容量は大きな違いをもたらさないと主張できます。しかし、それが実際に悪い考えであり、避けるべきである理由はありますか？

16 pcb-design  ground-plane 

デジタル回路部分とアナログ回路部分に別々のGndプレーンを作成するのは良くないと聞いています（そして読んでいます）。これはすべて、この経験則にまとめられています。「Gndプレーンを分割しないでください。隙間を作らないでください。」通常、これには明確な説明はありません。 ：私は説明になった最も近いが、このリンクでhttp://www.hottconsultants.com/techtips/tips-slots.html。著者は、電流の表面積が大きくなるように、戻り電流がギャップの周りに曲がることを指摘しています（その表面積の境界は「出発」および「戻り」電流によって定義されます）。 さまざまな信号のリターン電流は、ギャップのコーナーで一緒に絞られ、クロストークにつながります。電流ループのより大きな表面積は、EMCを放出して拾います。 ここまでは順調ですね。このようなギャップを信号がルーティングされるべきではないことを理解しています。このルールを念頭に置いて、Gndプレーンにギャップを作るのは悪いことでしょうか（例：アナログ回路部分とデジタル回路部分の分割）。

11 noise  ground  emc  ground-plane 

モジュール内にあるASIC、BeckhoffのET1200を使用しているため、分解したBeckhoff EL2008 8チャネルデジタル出力端子があります。 モジュール内部のET1200を取り囲むグランドパッドのリングがあり、ビアが付いているものもあります（これらはすべてET1200のグランドピンにビープ音が鳴ります）。 グランドプレーンを結合するためにそこにあるかどうかは理解できますが、なぜそれらを公開するのですか？ 過去の経験から、ET1200は非常に敏感なデバイスであり、これがESD保護のためにさらされていると思い、ET1200の代わりに放電を行う可能性を高めます。 誰でも最終的にその目的を説明できますか？ 見てくれてありがとう。

10 esd  thermal  via  ground-plane 

2層15MHzフォトダイオードアンプボードを開発しました。最初のステージは、AD8065を使用したトランスインピーダンスアンプです。2番目のステージは、電流フィードバックアンプTHS3091を使用しています。電力は、セミレギュレートされたソースからJ2にオフボードで供給される+/- 12Vであり、いくつかのLDOを使用して「純粋」になります。 Ad8065データシートの式を使用すると、図に示すフィードバックループを使用して少なくとも15MHzの帯域幅を取得できるはずです。PCB： このPCBでいくつかの珍しいことを行いましたが、いくつか質問があります。 1）データシートの提案により、グランドプレーンを切り取りました。これらのオペアンプの高インピーダンス入力ノードは、浮遊容量の影響を特に受けやすくなっています。同様の設計はTIでも見られ、オペアンプの入力ノードからグランドを切り離しています。これは、電流フィードバックオペアンプでも標準的な方法のようですので、THS3091でも同じカットを行いました。 地面によって作成される「ループ」がなくなるように地面を切り取ったことに注意してください。これは正しいですか？コンデンサでそれらをステッチすることは賢明でしょうか？ 2）浮遊表面電流からTIAを保護するために、TIAの反転入力の周りにガードトレースを追加しました。フォトダイオードの短絡電流が1uAなので、これを行ったので、10-100nAレベルで使用すると思います。OSH-parkを使用しているので、手動でソルダーマスクを削除する必要がありますが、それで問題ありませんか？ 3）R7が存在する必要があるかどうかはわかりません（このデザインの一部を同僚から継承しました）。R4 / R9は確かに最小の入力バイアス電流のバランスをとっていますが、R7が何をしているのか全くわかりません。インピーダンス整合のようですが、ここのトレースは非常に短いので、重要ではないと思いますか？ 4）C3とC4に関して、指定された値はありませんが、これらはオペアンプの入力に見られる静電容量と等しいはずだと思いますか？繰り返しますが、私が受け継いだものです。それ以外の場合、デザインは私にとって意味があります。 設計とPCBに関するフィードバックはいただければ幸いです。 編集：もう1つ、バイパスコンデンサの配置はやや恣意的でした。ルーティングするときに、どのコンデンサがどれであるかを実際に追跡しませんでした。チップに最も近い最小のバイパスキャップを配置することを計画しています。

8 operational-amplifier  pcb  rf  photodiode  ground-plane