グランドプレーンを本当にアナログ部分とデジタル部分に分割する必要がありますか？

卒業プロジェクトの一環として、最初のPCBを設計しようとしています。もちろん、最初のステップとして、できるだけ多くを学ぼうとします。私がこの3部の記事を見つけた研究の一部は、必要ではなく、場合によってはグラウンドプレーンをアナログとデジタルの部分に分割することさえ有害であることを示唆しています。これは教授から学んだことと矛盾しています。また、このサイトのグラウンドプレーン/プールに関係するすべてのスレッドを読みます。大多数はこの記事に同意しますが、分割地板を支持する意見がまだいくつかあります。例えば

https://electronics.stackexchange.com/a/18255/123162 https://electronics.stackexchange.com/a/103694/123162

PCB設計の初心者として、誰が正しいか、どのアプローチを取るべきかを判断するのは混乱を招き、難しいと感じています。それでは、グランドプレーンをアナログ部分とデジタル部分に分割する必要がありますか？つまり、PCBカットまたはDGNDとAGNDに別々のポリゴンを使用する（接続されていないか、1点で接続されている）物理的な分割を意味します

おそらく、私の将来のPCBに合わせた推奨事項を作成できるようにするために、それについて説明します。

PCBはEagle => 2レイヤーの無料版で設計されます

PCBは、リチウム電池のテストと正確な測定（電流と電圧）用です。ボードは、Raspberry Piからデジタルインターフェイス（GPIO / SPI（40 kHz））経由で制御されます。ボードには3つのデータコンバーター（AD5684R、MAX5318、AD7175-2）があり、デジタル側にはビルド済みRTCモジュール用のコネクターがあります。アナログ電源は、オンボードのLT3042電圧レギュレータ（5.49 V）を介した外部安定化電源から供給されます。さらに、LT6655B 5 V電圧リファレンスがあります。アナログ部分は基本的にDC回路であり、実際にHFのみがADCの内部16 MHzマスタークロックです。

デジタル3.3 V（主にデジタルインターフェイスの給電用）は、Raspberry PIから供給されます。したがって、2つのグランド接続があります。外部電源とRaspberry Piのデジタルインターフェイスです。

これに関連する別の質問：図3を参照して、デジタルインターフェイスからのリターン電流が正しい接地接続に流れることを確認するにはどうすればよいですか（2つあることを思い出してください）。

追加の懸念：配電回路は高感度測定を妨げる可能性がありますか？最下層の電源をルーティングすることでそれらを分離していましたが、モノリシックグランドプレーンの場合はもはや良い考えではありません

そして、私はまだ質問しています：下部のモノリシックグランドプレーンと上部の信号/コンポーネント層を多かれ少なかれ仮定して、バイパスコンデンサのマイナス側をグランドプレーンに接続する最良の方法は何ですか？

共有インピーダンス（抵抗ではなく、実際のインピーダンス）の観点から考える必要がありました。

敏感なアナログの目的で、GNDを0V基準として使用する回路部分を考慮してください。明らかに、これらの「0V参照」のそれぞれを同じ「0V」電位にする必要があります。ただし、GNDプレーンを流れる電流により、各チップの「0V」の上に余分な誤差電圧が生じます。

次に、電流が流れるGNDの回路図を描きます。

プレーンを分割しないが、高電流が流れる場合、電源入力コネクタを左側に、電源出力コネクタを右側に、超高感度アナログビットを中央に配置するため、 GNDに大電流が流れ、電圧勾配が生じるために問題が発生する可能性があります。

周波数に応じて、インピーダンス（抵抗だけでなくインダクタンス）を考慮します。

現在、これにはいくつかの解決策があります。

• 電源コネクタをより合理的な場所（つまり、電源入力と電源出力）に配置して、大電流がGNDプレーンを流れないようにすることができます。これは、DCDCの内部ループ、またはDCDCの内部ループ、負荷とCPU間のループ、またはデカップリングキャップ間のグランドパスなど、大電流、ノイズ電流、または高di / dt電流を流すすべての電流ループに適用されます。そしてそれが分離するチップ。

これらのループがどこにあるかを確認してください！面倒な順序で並べてください（ACでは「area * di / dt」、DCでは「area * I」）。配置が不可欠です。タイトな電流ループを使用して適切に配置すると、レイアウトの頭痛がはるかに少なくなります。

• コモンモードノイズを無視する差動アンプとADCを使用できます。

検出する電圧がハイサイド電流シャントにかかる場合、これは必須です。ここで、たとえば電流センスアンプを使用するとします。「出力基準」ピンにある電圧（「GND」と誤表示されることが多い）が出力に直接追加されることを忘れないでください。「モーター」の中央にある「GND」ピンを使用して現在のリターン」パス...

• 飛行機を分割することもできますが、分割する場所を決める必要があります。そして（これは物事が厄介になるところです）DCで2つのグランドをリンクする場所（またはアイソレータを使用する場合は高周波で...）

2つのグラウンドにAGNDとPGND（アナログと電源）という名前を付けましょう。ADCの下でAGND / PGNDまたはAGND / DGNDに分割して結合するという人もいます。つまり、AGNDとPGNDの間を流れる電流は、ADCの下のグランドリンクに流れる必要があり、これは最悪の場所です。

理にかなっている解決策は、「隠れた分割」です。配置が不可欠です。たとえば、パワー/ノイズの多いものを右側に配置し、敏感なものを左側に配置します。GNDを流れる供給電流ループが短く、適切に配置されるように、デカップリングキャップを配置します。次に、ボードには明確に定義された2つのゾーンがあるため、それらを接続するグランドプレーンの幅を狭めて、敏感なビットのグランドに大電流が流れないようにします。

非常に視覚的で説明が難しいため、コネクタを適切に配置することが不可欠です。

これらのチュートリアルは優れています：https : //learnemc.com/emc-tutorials

SLITSを単にGNDプレーンに導入するだけで、デジタル/電源/リレー/モーターのゴミをデリケートなアナログ領域にほとんど入れないようにできます。[6月9日編集狭い領域が12dB / squareの減衰を達成することを示しました。2019年6月編集パワープレーンもスリットすることを忘れないでください（大麦が提案）]

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

スリット配置と侵入電流インポイントおよびアウトポイントについて何を予測できますか？

^{この回路をシミュレートする}

スリットが電流に侵入すると、何を期待しますか？

^{この回路をシミュレートする}

0.0005オーム/平方と仮定すると、PCBの下端に沿って約40マイクロボルト/平方でした。アナログ領域内のPCBの最下端に​​沿って、PCBの右上にある1アンペアによって引き起こされるI * R電圧降下を簡単に推定できます。

Slit_Atten =スリットの長さ/感応領域内のループ全体の長さ

一番下の電圧降下（平方あたり）は

スリット両端の電圧* Slit_Atten

計算：スリットは4つの正方形であるため、4 * 40uV = 160uVです。

Slit_Attenは4平方/ 20平方（ループ周辺全体）= 20％です。

per_square I * Rドロップは160uV * 20％= 32 uVです。

これは、デジタル/ノイズとアナログの間のNARROW領域のみを使用することの価値を示しています。

ここに別のスリット方法があります。

^{この回路をシミュレートする}

オペアンプが静かなGNDを必要とする1平方あたりの電圧= 1平方あたり32 uVolts。あまり静かではありません。何をすべきか？

1）平面にさらにスリットを入れます。現在80％で95％になり、静quiet性が指数関数的に改善される可能性があります。SPICE simを実行して、その方法を確認します

2）スリットを作る-----狭い----ではなく、このように深く

^{この回路をシミュレートする}

「L」スリットの減衰について何を予測できますか？狭い領域の平方あたり12 dBの減衰を予測できることがわかりました。ズームインして見る

^{この回路をシミュレートする}

本当の鍵は常に配置であり、これをインテリジェントに行うと、どちらかのセットアップがこのようなものに機能し、ひどく間違ってしまい、ボードの配線が非常に難しくなるだけでなく、必要な精度を得るのが難しくなります。

数ナノ秒の領域にエッジレートがある場合（クロックレートは関係なく、エッジレートは重要です）、少なくともその領域の下にソリッドプレーンが必要な場合、ソリッドプレーンは、高速な処理が行われる場合に支配します。通常、ソリッドプレーンを実行します。毎回最初のプロトタイプで、必要なものが得られない場合は後でそれを台無しにします（通常、変更する必要はありません）。

今、あなたの場合、DC精度が重要であり、一般的にそのようなことは差動センシングで最もよく行われます（あるプレーンに関連するものではなく、その間の電圧を測定し、その電圧を測定する2つのポイントを決定します）。

プレーンがあるからといって、任意のポイントで接続する必要があるわけではありません。たとえば、差動アンプの抵抗の「接地」端を前のステージの入力と同じポイントでプレーンに戻すことを決定できます。したがって、同じ電圧が見えるようにするため、階層的なグランドは良いことですが、このようなものについては差動測定のルールがあります。

5.49は私にとって楽観的で、abs maxはあなたが望んでいる場所ではありません。

デカップラーは通常、プレーンに直接行きます。

プレーンを分割する場合、制御ラインが2つの間を通過する領域の下に連続接続があることを確認する必要があります。プレーンの分割上でトレースを実行しないでください。

速度が遅い場合は、オーバーサンプリングできることを忘れないでください。また、間引くと効果的な語長が長くなることを忘れないでください。

これに関するいくつかのメモ。他の人が指摘したように、現在のループはあなたの友達ではありません。高電力/高速回路と、それらに電力が供給される場所に注意する必要があります。これらの2つのポイントの間にあるものはすべて直接射撃の場にあります。16ビットADCをブーストコンバーターと高出力PWM制御LEDの間に置かないでください。

グランドプレーンでの分割または堀は有益ですが、これらは迅速に関与します。覚えておくべき最も重要なことは、高速/高感度の信号ラインで平面内のスプリットを絶対に交差させないことです。信号線には、そのすぐ隣に電流経路を戻す必要があります。したがって、ADCの周りに馬蹄形を作成する場合、その堀の周りにもすべての信号をルーティングする必要があります。絶対にスプリットを横切らなければならない場合、ローカルコンデンサを使用して別々のGNDプレーンをリンクすることもできますが、その場合は1位の堀の目的を無効にします。多層ボードを持っていると仮定しますが、それをしないだけで痛みははるかに少なくなります。分割する前に、均一な参照面を持つ別の面にレイヤーを交換します。 NBこれは、DCまたは低周波信号/負荷には適用されません。彼らは堀の周りの抵抗が最も少ない道をたどります。 GNDプレーンのスプリットとパワープレーンのスプリットを一致させる必要があることを忘れないでください！

これをより複雑にするために、これは基準面、つまり信号層の隣の接地面に適用されます。8層以上ある場合、敏感な回路がL8にある場合、L2プレーンに何があってもかまいません。電源プレーンを基準として使用することもできますが、最近では、電源プレーンをいくつでも（5V、3.3V、1.8V、1.2V、-5Vなど）持っているため、問題の回路は電源プレーンのみを参照できます発生元.. 1.8V PHYを3.3Vプレーンに参照しても機能しません。あなたが知っている限り、あなたはそれらのステッチキャップを飛行機の間に再び提供します。

VCCとVCCAに加えてGNDとAGNDを分割することにより、本質的にゼロノイズ（約0.6 ADCユニット）レベルを達成した高速ADC多重化回路を作成しました。しかし、私は自分が何をしているかを知っており、アナログラインを宗教的にマッピングし、次のレイヤーなどに関連する銅の「島」を作成することに時間を費やしました。ほとんどの場合、私はすべての根拠をまとめ、現在のループに注意します。

レイヤーの変更もプレーン内の分割としてカウントされるため、高速のリターン電流が余分な迂回を行う必要がないように、近くに一致するGNDビアが必要です。

最後の注意：戻り電流は抵抗が最小の経路をたどります。低周波数では、信号/電力トレースをたどらない可能性のある最短の固体銅配線です。より高い周波数では、分離によりインピーダンスが増加するため、駆動信号のすぐ隣になります。そのため、反射、放射RF周波数、シグナルインテグリティの損失、カエルの雨などをもたらす不連続性を作成しているため、交差するプレーンが涙で終わるのです。

アナログとデジタルの両方で電源とグランドを完全に分離できます。2つの間のデジタルインターフェイスには、絶縁型DC-DCコンバーターと光絶縁を使用します。