タグ付けされた質問 「via」

私は数日前に超安価なホームルーターを修正していましたが、TP_12V、TP_3V3、TP_GNDなどのマークの付いたビアがあることに気付きました。この問題は、降圧コンバータの漏れやすい電解クラッカであり、ビアはそれをデバッグするのに本当に役立ちましたが、それはこの質問の主なポイントではありません。 私が本当に聞きたかったのは、一般にビアをテストポイントとして使用しない理由は何かありますか？以前に見たすべてのテストポイントは露出した銅パッドでしたが、これは役に立ちましたが、スコーププローブを平らな面に接続する必要があるため、少し使いにくいものでした。ここで、ビアは、外部ツールを必要とせずに標準マルチメータまたはスコーププローブの先端を所定の位置に保持するのにちょうど良い直径でした。 ビアは通常の銅製テストポイントよりも少し高価になると思われます（ただし、これは15ドル未満のユニットで見つかりました）。また、単純なパッドよりも耐久性が低いと思われます。 これをうまく機能させるには、生産テストに使用するネイルデバイスのベッドをもう少し正確にする必要があると思いますが、それがどれほど大きな問題になるかはわかりません。 それで、テストポイントにビアの代わりに銅パッドを使用する理由を逃しましたか？

30 test  via  pads  testing 

TIが提供するサンプルボードの回路図を見ていて、かなり奇妙なことに気付きました。ビアはSMDパッドに直接配置されていました。これは従うべき通常の/受け入れられる慣行ですか？または、短いトレースを配置してからビアを使用することをお勧めしますか？

27 pcb  pcb-design  surface-mount  via 

現在のプロジェクトの1 つでは、D2PAKパッケージのMC7805を使用して、利用可能な24 VDC電源から5 Vのロジック電源を生成しています。回路に必要な電流は250 mAです。これにより、MC7805の消費電力は次のようになります。 P= （24 V − 5 V ）∗ 230 m A = 4.37 W P=（24 V−5 V）∗230 mA=4.37 WP=(24\ V-5\ V)*230\ mA=4.37\ W PCBは、MC7805を内部に持つ小さなプラスチックハウジングに組み立てる必要があります。配置は次のとおりです。 そのため、たとえばこれらのようなヒートシンクは使用できません。また、ハウジング自体の体積は非常に小さく、加熱されます。 この熱の問題を解決する最初の試みは、ビアをパッドに追加し、PCBの反対側に露出パッドを作成することでした。このように、私は住宅の外側の熱を放散したいと思います。MC7805の熱過負荷保護が約1分後に開始されたため、これでは十分ではなかったようです。 そこで、PCBの裏側にある露出パッドに小さなヒートシンクを追加しましたが、動作しているようです（ヒートシンクはまだかなり熱くなっています！）。 私の試行錯誤のアプローチに加えて、この熱設計をもう少しよく理解して最適化したいと思います（今のところ、接合部の温度はどうなるかは言えません。したがって、これがどれほど信頼できるかわかりません）。 私はすでに他のいくつかの質問を読みましたが、これまでのところまだ完全には明確ではありません（電力を電流、温度を電圧、抵抗を熱抵抗と考えても、熱設計は常に私を困惑させました...）_ したがって、この設計に関しては、いくつか質問があります。 ビアを使用する場合、ビアのメッキは熱を伝導しますが、ビアホール内の空気は多少隔離されます。そのため、はんだが充填されていない場合、最上層から最下層までの熱抵抗を最小化するために、ビアの銅面積を最大化します。はんだ止めマスクを開いたままにしておくと、ビアははんだペーストで覆われ、リフローはんだ付け中に充填されます。最上層と最下層との間の熱抵抗を最小限に抑えるには、可能な限り「穴」領域を設けることが最善だと思います。この仮定は正しいですか？ ジャンクションとボトムパッド間の熱抵抗を計算する「信じられないほど複雑ではない」方法はありますか？ そうでない場合、この温度抵抗を何らかの方法で測定できますか（温度センサーを使用して？ 上部パッドとD2PAKハウジングもいくらかの熱を放散します。（抵抗のアナロジーに従って）これらを並列に配置できますか？このシステムの熱抵抗ネットワークはどのように見えますか？ この熱設計をさらに最適化したいと思います。 私がすることはできません住宅やPCBのサイズを大きくします。 私がすることができないファンを追加します。 私がすることができない、トップ層のパッドのサイズを大きくします。 ボトムパッドのサイズを最大20 mm x 20 mmに既に拡大しています（上記の写真では、両方のパッドが15 mm x 15 …

25 heatsink  thermal  via  7805 

（これは、この関連する質問のフォローアップです）。 あるPCBを別のPCBに接続する方法として、Castellated PCBを使用した人々の設計結果/経験からのフィードバックに興味があります。Castellationsでは、もちろん次のように、ハーフビアまたはエッジメッキに言及しています（両方の画像はStackのものです）。 これはエレガントなソリューションのようで、特にRFモジュールの間ではかなり一般的なフォームファクターのようです。 しかし、私は懸念している（およびに関するコメントが欲しい）： 機械的接触の堅牢性 電気接点の信頼性 接続の品質に影響する可能性のある設計方法/要因 たとえば、前の関連する質問で@Rocketmagnetが説明したレイアウトアプローチの1つは、寸法の輪郭にビアを配置することです。したがって、半ドリル穴ははんだ付け可能なキャスタレーションとして機能します。これは標準的/受け入れられた方法ですか、それとも設計者は実際にPCBメーカーに連絡して、特にキャスタレーションの追加を要求するボードをカスタム設計する必要がありますか？ 下の画像に見られるように、ハーフサイズのめっきスルーホールアプローチ（この人のブログから）での結果はあまり印象的ではありません（ページの著者は貧弱なフライス加工の責任を持っています）。

20 pcb  pcb-design  connector  via 

0.4mmピッチのQFNチップを含む非常に高密度のPCBを設計しています。部分的には、ファンアウトが非常に難しいことが証明されています。すべてのQFNが何らかの理由で持っている巨大なサーマルパッドによって、さらに難しくなっています。 このように、ランドパッドとサーマルパッドの間に外径0.45mm、内径0.2mmの小さなビアを配置するのは妥当ですか？ 理由は考えられません。ソルダーレジストで覆われているため、サイズとクリアランスはPCBショップの仕様の範囲内です。しかし、私は誰もこれをこれまでに見たことがないと思います。 追加する これらの小さなビアに興味がある人のために写真を追加したかっただけです。最近作成したボードの2つです。いくつかのドリルは強打されており、いくつかはわずかに外れています。

20 pcb  layout  via  footprint 

ビアのサイズに標準はありますか、それとも任意のサイズにできますか？ （私は私のPCBを製造するために伝統的なPCBの家を使用するつもりです。）

20 pcb  pcb-fabrication  via 

EAGLEを使用してPCBを設計していますが、PCBを経由するビアの量を制限しようとしていることがわかりました。 なぜビアを減らしたいのですか？ なぜ悪いのですか？ それらは余分な製造コストをもたらしますか、それとも低周波および低電力のソリューションに問題はありませんか？

19 pcb  pcb-design  low-power  pcb-fabrication  via 

直角のPCBトレースは製造中に問題を引き起こす可能性があるため、避けるべきであることを理解しています。 しかし、ビアを通る直角はどうでしょうか？これは悪影響がありますか？ 多層基板を使用していますが、スペースがあまりありません。ビアを配置できる唯一の場所が、接続したいパッドのすぐ隣にあり、トレースが真上から来ている点に出くわしました。

18 pcb  via 

ビアはどのように市販されていますか？ ウィキペディア（http://en.wikipedia.org/wiki/Via_(electronics））は、「穴は電気めっきによって導電性にされるか、チューブまたはリベットで裏打ちされています」と述べています。 誰もがプロセスの複製に目を向けて、これらのプロセスの詳細を提供できますか？（標準的なDIYの方法は、いくつかのシングルコアに通してそれをはんだ付けすることだと思います。それは比較的遅く、自動化には適さないようです）。

17 pcb  manufacturing  via 

2番目のUSB設計を行っていますが、MCU（atemga16u2）のD + / D-ピンがマイクロBコネクタの正しい順序ではありません。これらを正しい方法でルーティングするためのベストプラクティスは何ですか？私の現在のアイデアは、atmegaを180度回転させて下に配線することですが、トレースがかなり長いように感じます。 片方の線をもう一方の下に落とすこともできますが、差動ペアの長さが混乱することは間違いありません。 このデバイスはフルスピードを超えることはないので、完璧ではないルーティングで回避できます。

16 usb  pcb-design  differential  routing  via 

0.8mmピッチでのBGAエスケープビアとルーティングトレース/スペースの外観を定義する標準または一般的なプラクティスの寸法はありますか？そうでない場合、使用する最も経済的な寸法のセットは何ですか？ オンライン検索で見つけたいくつかのドキュメントでは、最上層と最下層のビアと配線寸法について説明していますが、内層については説明していません。私が理解しているように、内側の層にはアンチパッドが必要です。これにより、外側の層よりも制限が厳しくなります。したがって、これらは駆動​​の次元である必要がありますが、私はそれについて多くを見つけることができません。 ドキュメントBGA / PCBインターコネクトデザインガイドラインを見つけました0.8mmピッチ（ "0.8-mm"を検索）について説明し。10/28 milの穴/アンチパッドでは、プレーン上に残るのは3.5 milだけであり、それは良くないということです。さらに、ホール/アンチパッドに8/26を使用しても5.5 milしか残っていないため、マイクロビアのみを使用する必要があります。 ただし、一部のメーカーは8 milの内部クリアランス（アンチパッド？）を提供しているので、24 milのアンチパッドで8 milの穴を使用し、グラウンドプレーンの銅を十分に残しておくことはできませんか？ このNXPドキュメントを見つけました：BGAパッケージのNXP MCUのPCBレイアウトガイドライン。素敵な、しかし非常に紛らわしいテーブルがあります。一般に、PCBメーカーから見られるような標準的な穴サイズ（12ミル、8ミル、in mm）がドリルサイズとして表示され、仕上げサイズが小さすぎます。特に1mmピッチのサイズをドリルするパッドは、12/21ビアを介した完全に通常のサウンドですが、「完成サイズ」は7ミルです！私の理解では、PCBメーカーはドリルのサイズではなく、仕上げられた穴のサイズで作業しているということです。ここで何が問題なのですか？（または私の理解で？）

15 pcb-design  pcb-fabrication  via 

2層のボードを設計していますが、問題は、外径と内径だけでなく、ビア径とドリルサイズの選択方法がわからないことです。 私の回路では、056、012、006 milトレースを使用しています。 私は製造業者に尋ねました、彼らは彼らが彼らが彼らが1milほど小さいビアを作ることができると言いました。 だから私の質問は、外径、内径、ドリルサイズについて何を選ぶべきですか？たとえば、6ミルのトレースに10ミルのドリルを使用しても大丈夫ですか？そして、56 milと12 milのトラックではどうでしょうか？ また、ボードを製造したときに緑色のシリンダーはどのように表示されますか？ 私は本当にお金が足りず、間違いを犯す余裕はありません。

14 pcb  eagle  pcb-fabrication  via 

表面実装コネクタを備えたボードを設計しようとしています。コネクタのパッドにビアがあるサンプルボードの写真を見せられました。ビアは必ずしもレイヤーに接続するためのものではないと思います。つまり、プラグを引っ張って押し込むときに引っ張るのがより困難になるように、コネクタの近くの機械構造を強化するために使用されたと言われました。 誰もこれを聞いたことがありますか？ボードがより強くなるように、メカニカルパッドのすぐ隣にプラグ付きビアを配置することを聞いたと思います。しかし、パッドにビアを配置することの意味はわかりませんか？私はウェブを検索してきましたが、あまり見つけることができません。このアプリケーションの適切な用語がわからないだけかもしれません。 それでは、表面実装コネクタに強度を追加するための規格はありますか？パッドにビアを配置することは、費用以外に良い習慣ですか、悪い習慣ですか？パッドのすぐ隣にビアを配置すると役立ちますか？

14 pcb-design  connector  pcb-fabrication  via  pads 

私の質問はhttp://mobius-semiconductor.com/whitepapers/ISSCC_2003_SerialBackplaneTXVRs.pdfに関連しています。 18ページに、「ビアからの異なるタイプのTDR」の図がいくつかあります。異なるビアの下での容量、誘導、およびLCLタイトルに関して混乱しています。グラフがそのように見える理由の説明は何ですか？グラフの下にタイトルの意味は何ですか？1つが容量性で、もう1つが誘導的で、もう1つがLCLである理由はわかりません。また、ブラインドビアおよびカウンターボーリングの意味についてもわかりません。 伝送ラインと整合インピーダンスについてはある程度知っていますが、これまでにこのようなタイプのグラフやビアでの反射に遭遇したことはありません。

13 signal-integrity  transmission-line  via 

他のQ＆Aスレッドでは、デカップリングコンデンサをICに接続する方法について多くの議論があり、その結果、問題に対して2つの完全に反対のアプローチになります。 （a）デカップリングコンデンサをICの電源ピンのできるだけ近くに配置します。 （b）ICの電源ピンを電源プレーンに可能な限り近くに接続し、デカップリングコンデンサをビアを尊重してできるだけ近くに配置します。 [ Kraig Mitzner ]によれば、オプション（a）はアナログICに適しています。ビアのインダクタンスとデカップリングコンデンサがローパスLCフィルターを形成し、ICのピンからノイズを遠ざけるため、その背後にあるロジックがわかります。しかし[ Todd H. Hubbing ]によると、オプション（a）： [...]現実的な数値を適用してトレードオフを評価するまでは、良い考えのように思えます。一般に、インダクタンスを追加する（損失を追加せずに）アプローチはどれもお勧めできません。アクティブデバイスの電源ピンと接地ピンは、通常、電源プレーンに直接接続する必要があります。 オプション（b）については、[ Kraig Mitzner ]（上図の作成者）がデジタル回路に適していると述べていますが、彼はその理由を説明していません。オプション（b）では、誘導ループが可能な限り小さく保たれていることを理解しています。それでも、ICからのスイッチングノイズが電源プレーンに非常に簡単に入るのを防ぐことができます。 これらの推奨事項は正しいですか？彼らはどのような正確な推論に基づいていますか？ 編集： ICからのビアがコンデンサにつながり、ビアはできるだけ短くすることを検討してください。図では、説明のために長いトレースとして示されています。

12 noise  decoupling-capacitor  via  best-practice