電気工学

MIDIの仕様では、その逆電圧を超える可能性がESDに対してフォトカプラのLEDを保護するための高速スイッチングダイオードを提案しています： しかし、これが使用される唯一のダイオードです。回路の他の場所ですでに使用されているコンポーネントに置き換えることができれば、BOMを簡略化できます。それでは、汎用トランジスタのPNジャンクションを使用してみませんか？ 1N4148と比較すると、2N3904の逆ブレークダウン電圧は小さくなりますが、LEDがこのような電圧をクランプするため、このアプリケーションでは問題になりません。静電容量や最大電流などの他のパラメーターは同等です。これは、トランジスタが機能するように見えますね。 また、ベース/エミッタ、ベース/コレクタ、またはその両方を使用する必要がありますか？そして、未使用のジャンクションをどうするか？

9 diodes  bjt  protection  esd  hacking 

私は現在、コスタリカのマヌエルアントニオにいます。私は比較的人里離れた家に住んでいて、家に通じる電柱の上部にあるのは、次のようなキャニスターです（「IC」が付いた薄い灰色の物）。 それは何ですか？それは照明器具のための超局所化された変圧器ですか？それは別のものですか？ 幹線道路から我が家まで徒歩5mのところに、たくさんの実例があります。 注意：これは米国ではなくコスタリカにあります。 では、2番目の質問は...米国でこれに相当するものは何ですか？それとも、米国のより農村部で一般的ですか？（私は通常、都市に住んでいます）。

9 power-supply 

PCB製造会社を使用していくつかのボードを作成することを検討しています。あなたが支払わなければならないので、私は私のPCB設計を正しくしようとしていますが、やむを得ず学習プロセスを経る必要があります。私の懸念は、私がボードを設計し、それを送り出し、戻ってくる混乱を見て、私がそれを正しくするまで、このプロセスは高価になるということです。 KiCADでは、プロットメニューには約10のオプションxいくつかのレイヤーがあり、多くの組み合わせとコストに相当します。ボードがメーカーに行き来するのにも時間がかかります。そのメーカーが中国にいるとすれば、それはさらに時間です。 業界の規範に合わせてフォーマットされた参照ファイルがあると非常に便利です。私はいくつかのメーカーのWebサイトを見てきましたが、それらは愛好家向けであるにもかかわらず、初心者を助けるには不十分であるように見えます。彼らは友好的で温暖化には程遠いようです。問題は、1つのサイズがすべてに当てはまることです。KiCADはPCマザーボードを製造でき、一部のPCBメーカーは製造できます。DIPタイマーチップと2つの取り付け穴がある単一のLEDを点滅させる回路が必要です。 トラックが正しくレイアウトされていると思います。いくつかの取り付け穴、おそらくボード上のロゴ/グラフィック。正しいサイズのコンポーネントの穴。私の歯を切り、多くの不必要な無駄を節約するための基本だけです。私たちは皆、走る前に歩くことを学ぶ必要があります。 そのような参照ファイルは存在しますか？「Hello World」PCBの例はどこにありますか？ 明確にするために、私は安価なPCBメーカーへの推奨を求めていません。趣味でありながら、業界標準に合わせてレイアウトする方法のリファレンスレイアウトを求めています。

9 pcb-fabrication 

2つのアンテナを備えたWiFiルーターは、単一のアンテナを備えたルーターよりもカバレッジが優れていることがわかりました。それはどのように機能しますか？ 2番目のアンテナがリピーターのようなものではないことは明らかです。 絶対に関連：ネットワークルーターでより多くのアンテナを持つことはどのように役立ちますか 上記の質問の答えは、ノイズキャンセルについて述べています。これは、受信品質やパケット損失などの点では効率に関連付けることができますが、信号強度には関連付けることができません。

9 antenna  wifi 

私はかなり複雑な2層基板を設計しています-私は本当に4層基板に行くべきですが、それはここでのポイントではありません。コンポーネントの配置と配線が完了し、グランドプレーンがボードの大部分を覆い、しっかりとステッチされていること（別名グリッドグリッド）を確認するなどの最終調整を行っています。 特定の領域では、グランドプレーン上に信号トレース（SPIなど）を配置し、次に電源トレース（14V）、次に別のグランドプレーンを配置しています。この電源トレースを邪魔にならないように移動する方法はないので、電源トレースとグランドプレーンの間に、信号トレースのすぐ下にいくつかのデカップリングコンデンサ（100nF）を配置することで、信号のリターン電流を流すことができると思いました。 これが私が考えていることのイメージです： これは、信号ループ領域を減らし、EMIを制御するための良いアイデアですか？

9 pcb  pcb-design  signal  emc  routing 

私の18AWGより線は、それがねじ込まれている端子台から出てきます。これを産業環境でより確実に保護する方法は何ですか？ 締める前に、余分なワイヤーを取り除き、チャンバーのループ/充填を行いますか？ 固定を行う前に、迷子をよじり、各ワイヤーチップの端を錫メッキしますか？どのくらいのはんだブロブについて話しているのですか？ ツイストを強くする？（はんだの割れや端子台の剥がれが気になる）

9 pcb-assembly  screw-terminal 

私は古いテレビの回路基板を分解していて、これらのいくつかを見つけました。それらは抵抗器のように見えますが、マルチメータでテストすると、抵抗値は非常に低く、約10〜20オームです。

9 rf  analog  components  identification  radio 

イーサネットPHYと磁気回路の推奨配置について混乱しています。一般的には近いほど良いと思いました。しかし、その後、SMSC / Microchipアプリケーションノート（http://ww1.microchip.com/downloads/en/AppNotes/en562744.pdf）は言う： SMSCは、LAN950xと磁気の間の距離を最小で1.0インチ、最大で3.0インチにすることを推奨しています。 紛らわしいことに、同じ段落の前半で次のように読むことができます。 理想的には、LANデバイスを磁気装置にできるだけ近づけて配置する必要があります。 私はMicrochipの優れたLANcheckサービスを使用し、設計をレビューした専門家は、EMIを最小限に抑えるために、チップと磁性体の間を1インチ以上離すことを提案しました。 信号の移動距離を長くすると EMI が最小になる理由がわかりません。 また、関連する質問—次の理由がわかりません。 ESD性能を最大化するために、設計者は、統合された磁気/ RJ45モジュールではなく、ディスクリートトランスの選択を検討する必要があります。これにより、ルーティングが簡素化され、イーサネットフロントエンドでの分離が強化され、ESD /感受性のパフォーマンスが向上します。 直感的には、シールドされたRJ45モジュール内に埋め込まれた磁気は、トレースが間にある個別のコンポーネントよりも優れたソリューションになるはずですか？ 要約すると、 PHYと磁気の間の最小距離を維持しようとする必要がありますか、それともそれらを可能な限り近くに配置する必要がありますか？ 「マグジャック」または別のマグネティックスとRJ45ジャックを使用する方が良いですか？

9 ethernet  magnetics  phy 

はんだペーストに問題があります。問題を修正してコンポーネントごとに適切にはんだ付けできるように、その原因を知りたいのですが。 私はChipQuick製、鉛フリーのSn42 / Bi57.6 / Ag0.4を使用したはんだペースト ここでは、データシートで 私は今まで3週間前に開かれ、周囲温度で保存されている使用していたシリンジは、（私は保護とそれを閉じますもちろん、使用するたびに上限を設けてください）。 実際に部品のはんだ付けに使用する前にいくつかのテストを実行しました。以前はアルコールで拭いていた銅板に、その数ビットを単に堆積させました。 私は処分する必要があります。はんだ付けオーブンです（回収されたトースターではなく、このアプリケーション用に設計された実際のオーブンではありません）。ただし、通常のタイマー式オーブンのように機能します。1つのボタンで時間を設定し、別のボタンで温度を設定します。 これが私がこれまでに使用したプロセスです： ボードをオーブンに入れ、周囲温度で オーブンを90°Cで起動し、1分待ちます 140℃に設定して2分待ちます 180°Cに設定し、はんだペーストが「溶ける」のを待って、実際のはんだに変形します 最後に、アクティブ化の直後に、オーブンをオフにしてドアを開き、周囲温度にすばやく戻します。 問題は、銅の表面全体にはんだが広がっていることを観察する代わりに、常に素敵な球体になってしまうことです。まさにこのように： その過程で何か問題があったのか、それともはんだの保管状態と関係があるのか​​知りたい。メーカーは良好な「貯蔵寿命」を示しているが、それが容器を開けてはならないことを意味するかどうかはわかりません。

9 surface-mount  reflow  solder-paste 

下の図を考えると、これらの電圧は何ですか？さて、評価されたものについては、私はそれが実際的な意味で何であるかを知っていると "思います"が、誰かが私に尋ねるなら： "それは何ですか？" 私はそれを話すのにかなりの時間を費やすでしょう。したがって、それが本当に何であるかはわかりません。 以下のためにドロップアウトし、ピックアップ電圧、私は彼らが何であるか任意のアイデアを持っていません。最後に、「最小」と「最大」の表記が表示されます。私は彼らが何を意味するのか理解できませんでした。 注：画像またはデータシートのソースはデータシートです

9 relay 

Artix-7デバイスを除いて、ほぼすべての種類のザイリンクス7シリーズデバイスで動作するシリアルATAコントローラーデザインがあります。 純粋なデザイン（SATA 6.0Gb / s、150 MHzデザインクロック）は、Artix-7 200Tに実装できます。ILAコア（旧称ChipScope）を追加すると、タイミングが満たされません。 状況を緩和するために何をしましたか-各ILAコアに2つのパイプラインステージを追加しました-GTPトランシーバーとロジックの間に1つのパイプラインステージを追加しました-代替の実装戦略としてリタイミング、リマップ、ワイド配置を使用しました この画像は、通常の設計フローを示しています。ILAコアはSATAController（SATAC）および8ビットCPU（SoFPGA）から遠く離れていますが、コントローラーにはまだ障害のあるパスがあります（障害のあるパスを持つ唯一の領域です）。 Artix-7は一部のエリアでリソースをルーティングできないようです。そのような疑いを示すレポートを取得するにはどうすればよいですか？ また、リタイミング、リマップ、および幅広い配置戦略を試しました。結果はこれです： タイミングの失敗はほとんど同じです... PSこのデザインは、300を超えるBlockRAMのうち178のみを使用します。ザイリンクスISEを使用して他のデザインのほぼすべてのBlockRAMを使用しましたが、そのような動作に遭遇したことがありません。 編集： 以下は、スライスごとのすべての負のスラック値のヒートマップです（赤色）。

9 xilinx  routing  high-speed  timing-analysis  artix-series-fpga 

私はしばらく前にオフィスプリンターを分解しましたが、これは電力供給用PCBの写真です。 （PCBからいくつかのコンポーネントを削除したことに注意してください）。 トランスの周りのPCBのスロットの理由は何ですか？

9 pcb-design 

オーディオクロックのソースとして12.288 MHzクリスタルを使用している別の設計者から回路を継承しました。最近サプライチェーンの問題があり、同じ仕様の代替部品を承認するように依頼されました。この一環として、「ゴールデンサンプル」ユニットと検討中の新しいクリスタルのFFTを比較しました。 両方のユニットのFFTが次のようになっているのに驚いた。 ここで、2つの周波数ピークを確認できます。1つは12.28 MHzにあり（予想される12.288 MHzに近い）、もう1つは12.72 MHzにほぼ同じ振幅を持ちます。これは私には悪いニュースのように見えます-オーディオ出力は私の耳には問題なく聞こえますが。 これの考えられる原因が誰か知っていますか？これをDSPのクロックに使用すると（オーディオクロックソースとして使用されます）、この種の動作による悪影響がある可能性がありますか？

9 clock  crystal  fft 

琥珀色、緑色、青色、白色（2500K-色温度）および白色（6500K-色温度）LEDを使用して、CIE 1931色度図で特定の色と輝度（光束）になるように輝度を変更しています。 私はxamber、yamber、xgreen、ygreen、xblue、yblue、xwhite2500K、ywhite2500K、xwhite6500K、ywhite6500Kを指定しています。これらは、CIE 1931ダイアグラム上の各LEDのそれぞれの座標です。また、取得したい色の座標であるxmixとymix、および取得したい色の明るさであるYmixも指定しています。 私が取得したい解決策は、xmix、ymix、およびYmixに到達するための各LEDのYamber、Ygreen、Yblue、Ywhite2500K、およびYwhite6500Kの輝度値です。 私は今これを行うことができますが、問題は私の方法ではLEDの明るさの可能な組み合わせが1つしか得られないことです。時々、この組み合わせは実現不可能です（すなわち、Yblueは高すぎます-私の青色LEDは、ソリューションが必要とするほど明るく光ることができません）。 5つのLEDが希望する色と明るさになるように、さまざまな明るさの組み合わせを得る方法があるかどうか疑問に思っていたので、最適な値と可能な値の範囲内でどれを選択するかを選択できます。 必要に応じて、特異解を得るのに使用する式や方法など、必要に応じてさらに詳しく説明します。 これが私の最初の質問です。私が間違ったことや何か問題がある場合は、質問の答えをわかりやすくするために私が提案できることを教えてください。 どうもありがとうございました。 編集：私がYamber、Ygreen、Yblue、Ywhite2500K、Ywhite6500Kの組み合わせを取得するために使用した計算は次のとおりです： まず、3x5マトリックスAを設定します。 次に、この行列の擬似逆行列を取り、結果Bを呼び出します。MATLABでこれを次のように行いました。 B = pinv（A）; 次に、Bに別の行列を乗算すると、5x1行列の形式で結果が得られます。 書式設定により、画像の添付が簡単になりました。お役に立てれば。

9 led  colour 

回答： レイアウトに大きな問題はありません。イーサネットトランスは、使用しているPHY ICとペアにすると、挿入損失が0.2dB仕様から外れていることがわかります。 質問 ギガビットイーサネットのPCBルーティングに明らかな問題はありますか？ ギガビットイーサネットには多くの設計上の制約があります。PCB上のコンポーネントのレイアウトにより、すべての設計ルールに従うことが不可能になる場合があります。この設計は、ギガビット速度を実行し、POE電源を供給するために必要です。 また、FCC EMC / EMIおよびESDテストに合格する必要があります。 利用可能なほとんどすべてのアプリケーションノート（TI、Intel..etc）を読みました。私の知る限り、できる限り彼らをフォローしています。トレースはdiffペアとしてルーティングされ、クロストークを防ぐために可能な限り最適な間隔で配置されます。セグメントあたりのビア/スタブの最小使用数は2です。それらは可能な限り対称的であり、ポスト磁気は各ペアが1.25mm以内に、プレ磁気は2mm以内にマッチングされます。複数の電源プレーンが基準として交差しないように、トレースは最下層にルーティングされます。 しかし、この設計にはいくつかの課題があり、私が評価するにはあまりにも経験がありません。つまり、いつデザインルールに違反することを選択しますか。また、どの程度それを回避できますか。 具体的には RJ45とMagneticsは、そのまま配置する必要があります。RJ45からマグネティックスまでのトレースは、長さが2mm以内に一致し、すべて差動ペアとして配置されます。しかし、少し混乱しています-これはGBEのパフォーマンスに問題を引き起こしますか？ 制約のため、磁気回路の下に2つのセンタータップトレースが配置されています（POEの場合）-これはEMIの問題になりますか？（アプリケーションノートは、磁気の下の領域を避けることをお勧めします） ポストマグネティックスには注意が必要な2つの機能があります-水晶発振器と、信号にノイズを追加する可能性のある（カットアウト内の）トランスです。これはどのように回避できますか？ PHY側のVIA /スタブは許容できる方法で配置されていますか？ 私が見逃しているこのレイアウトの明らかな欠点はありますか？

9 pcb-design  ethernet  layout  magnetics  routing