タグ付けされた質問 「voltage-divider」

分圧器は、入力電圧に比例する出力電圧を生成する回路です。典型的な構成の1つは、入力電圧からグランドに直列に接続された1対の抵抗で構成され、出力電圧は抵抗の接合部から取得されます。例として、2つの等しい値の抵抗は、入力の50%の出力電圧を与えます。

5
分圧器の抵抗値を選択する方法は?
出力電圧は2つの抵抗値の比によって決定されること、および両方の抵抗が同じ場合、出力電圧はすべて同じになることを理解しています。しかし、抵抗値を選択する根拠は何ですか?抵抗値を選択するために出力電流を考慮する必要があります。



6
シリアルプロトコルの区切り/同期技術
非同期シリアル通信は今日でも電子機器に広く普及しているため、私たちの多くはそのような質問に時々出くわしたと思います。電子デバイスDと、PCシリアル回線(RS-232または同様のもの)で接続され、継続的に情報を交換する必要があるコンピューターを検討してください。すなわち、PCそれぞれコマンドフレームを送信しており、それぞれステータスレポート/テレメトリーフレームで応答しています(レポートはリクエストへの応答として、または独立して送信できます-ここでは実際には関係ありません)。通信フレームには、任意のバイナリデータを含めることができます。通信フレームが固定長パケットであると仮定します。X msDY ms 問題: プロトコルは継続的であるため、受信側は同期を失ったり、進行中の送信フレームの途中で「結合」したりする可能性があるため、フレームの開始(SOF)がどこにあるかはわかりません。Aデータは、SOFに対する相対的な位置に基づいて異なる意味を持ち、受信したデータは破損する可能性があり、永久に破損する可能性があります。 必要なソリューション 短い回復時間でSOFを検出するための信頼性の高い区切り/同期スキーム(つまり、再同期に1フレーム以上かかることはありません)。 私が知っている(そして使用している)既存のテクニック: 1)ヘッダー/チェックサム -事前定義されたバイト値としてのSOF。フレームの最後のチェックサム。 長所:シンプル。 短所:信頼できません。不明な回復時間。 2)バイトスタッフィング: 長所:信頼性が高く高速な回復で、どのハードウェアでも使用可能 短所:固定サイズのフレームベースの通信には適していません 3)9番目のビットマーキング -各バイトに追加ビットを追加します。SOFでマークされたSOF 1とデータバイトには次のマークが付けられ0ます。 長所:信頼性が高く、高速な回復 短所:ハードウェアサポートが必要です。ほとんどのPCハードウェアおよびソフトウェアでは直接サポートされていません。 4)8番目のビットマーキング -上記の一種のエミュレーション。9番目ではなく8番目のビットを使用し、各データワードに7ビットのみを残します。 長所:信頼性の高い高速リカバリは、どのハードウェアでも使用できます。 短所:従来の8ビット表現と7ビット表現の間のエンコード/デコードスキームが必要です。やや無駄だ。 5)タイムアウトベース -定義されたアイドル時間の後に来る最初のバイトとしてSOFを想定します。 長所:データオーバーヘッドなし、シンプル。 短所:それほど信頼できません。Windows PCなどのタイミングの悪いシステムではうまく動作しません。潜在的なスループットのオーバーヘッド。 質問: 問題に対処するために存在する他の可能な技術/解決策は何ですか?上記のリストで簡単に回避できる短所を指摘できますか?システムプロトコルをどのように設計しますか(または設計しますか)?
24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

2
出力で入力と同じ電圧を得るときに分圧器が必要なのはなぜですか?
私は100Ωと10kΩの抵抗の分圧回路を使用し、それらの出力を(IRF740)トランジスタの入力に使用しています。 私は抵抗器がそれらの特定の値を持っている理由を理解しようとしています。分圧器を使用すると、100Ωと10kΩの結果として0.99xが得られ、出力と同じ出力電圧が得られることは理にかなっています。 しかし、もしそれが本当なら、入力と同じ電圧を得るなら、そもそもなぜそれらの抵抗が必要なのでしょうか。それらなしで同じことを達成することはできませんか?

2
電圧制御抵抗器としてのMOSFET
この質問はあまりにもローカライズされているかもしれませんが、私は試してみます。 次の回路図に示す条件の下で、可変抵抗器をMOSFETに置き換えることは可能ですか? はいの場合、誰かがMOSFETタイプまたは必要なMOSFETパラメータを提案できます。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 更新 私が実際に達成しようとしているのは、R2aを、マイクロコントローラー(DAC)で制御できるシンプルなものに置き換えることです。 既存のデバイスをハッキングしていますが、抵抗R1を交換できません。

7
24V SMPSから+ -12Vのデュアル電源を供給する方法
24VシングルSMPSを使用して、自家製のロードセル送信機に電力を供給しようとしています。50mAの能力がある+ 12、0、-12ボルトを作る必要があります。オペアンプとブリッジの複数のチャンネルに電力を供給したいです。 私は、インドのコンポーネントの予算と可用性があまりありません。 以下の回路に従って、1個のLM7812と1個のLM7912(負の)線形電圧レギュレーターと分圧器のセットアップを使用して、これを行うことを考えています。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 これは機能しますか?他の場所の提案や記事から修正しました。 誰かが私にもう1つの回路を提案しましたが、私はオペアンプの現在の能力について心配しています。 この回路をシミュレートする これは機能しますか?はいの場合、適切なオペアンプを提案してください。 経済的に仕事をする他の技術はありますか?

3
リチウムイオンバッテリの電圧を測定する(したがって、残容量)
私が取り組んでいるのは、自分で作ったArduinoボード(Arduinoブートローダーとコードエディターを使用するという意味で)を3.3Vで実行し、対応するMicrochipによってUSB充電されるリチウムイオンバッテリーから電力を供給している充電器IC。 私が達成しようとしていること:バッテリー容量を1分ごとに測定したい。私はLCDを接続しているので、アイデアは、全体的なセットアップにより、特定の瞬間にバッテリーがどのように動作するかを知ることができるということです。バッテリーのデータシートには、電圧対放電レベルの曲線があります。そのため、バッテリーの電圧を測定することで、残りの容量を見積もることができます(非常に大雑把ですが、十分です!) 私がしたこと: (編集:抵抗値が更新され、@ stevenvhと@Jonnyの提案に基づいてP-MOSFETスイッチが追加されました)。 バッテリーV_plusから分圧器を接続し、大きな「部分」をArduino / Atmegaチップ上のアナログ読み取りピン(ADC)に接続しました。 分周器は33 KOhm-to-10 KOhmであるため、3.3 Vレベルのマイクロコントローラーから最大4.1ボルトのLi-ionバッテリーを測定できます。 また、nチャネルMOSFETに接続されたI / Oピンの1つを使用して、測定が必要な場合にのみ分周器を流れる電流を切り替えることができます。 これは大まかな概略図です(@stevenvhと@Nickの提案に基づいて2回更新されます)。 私の質問: 現在の設定はどうですか? 私の唯一の制約は次のとおりです。(1)上記のように、電圧測定値に基づいてバッテリー容量の大まかな測定を行いたい。(2)分圧器が充電ICのバッテリーの存在の読み取りを妨げるのを防ぎたい(元のセットアップでは、バッテリーがない場合でも分圧器が存在を誤読することがありました)。

3
低電流バッテリー監視
1Vリポから3Vリニアレギュレータを介してマイクロコントローラーを実行したい。ただし、バッテリー電圧を測定する必要があります。分圧器を使用する場合の問題は、保護回路が組み込まれている場合と組み込まれていない場合があるため、時間とともにバッテリーが消耗することです。使用しているAVRの推奨入力インピーダンスは10K仕切りが大きすぎる。 保護されていないバッテリーを数か月間殺さずにこの電圧を監視できるソリューションを誰かが提案できますか?回路が長時間ディープスリープモードに入る可能性があります。これは、分圧器ソリューションが最も電力を消費することを意味します。 最終的には飯能とアンディの両方のソリューションを使用しました。すべての入力をありがとう。残念ながら1つの答えしか選択できません。

5
分圧器と直列の抵抗器
分圧器を使用する場合と直列に抵抗を使用する場合の違いは何ですか? たとえば、12Vの入力電圧と、分圧器の2つの抵抗R1 = 10k、R2 = 10kがあるため、電圧は6Vに均等に分割されます。これは、1つの抵抗(R = 6k、I = 1mA)を直列に接続することとどう違うのですか?

4
この高インピーダンス入力用のクランプ分圧器は、優れた堅牢な設計ですか?
AC入力は次のとおりです。 ±10Vから少なくとも±500Vの範囲で連続的に設定できます。 約1 Hz〜1 kHzで動作します。 100kΩ以上のインピーダンスが必要です。それ以外の場合は、振幅が変化します。 時折切断され、システムがESDイベントにさらされる可能性があります。 入力が20V未満の場合、ADCで波形をデジタル化する必要があります。20Vを超える場合、範囲外として無視できますが、システムを損傷する必要はありません。 ADCには比較的硬い信号が必要なので、入力をさらにステージ用にバッファリングする必要があります(それらでは、バイアスをかけ、0Vから5Vにクランプし、ADCに供給します)。 最初の入力ステージ用に次の回路を設計して、安全で強力な出力を得て、さらに次のステージに送ることができます。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 私の目標は: ソースのインピーダンスが100kΩ以上であることを確認してください。 ±20V入力を約±1.66V出力に変更します。 堅い出力を提供します。 連続的な高電圧入力(少なくとも±500V)を安全に処理します。 ±7.5Vレールに多くの電流/電圧をダンプせずにESDイベントを処理します。 回路設計の理由は次のとおりです。 R1とR2は分圧器を形成し、電圧を12倍に減らします。 TVSは、私の(弱い)±7.5Vレールに何をダンプすることなく、私の強い地面にそれらをダンプする、入力のESDイベントから保護するために迅速に反応し、ダイオード。 TVSのダイオードはまた、極端な過電圧を処理グランドに短絡することにより(±500Vを維持)。これらの場合に電流を制限するのはR1を過ぎています。 D1とD2は分圧電圧を±8.5Vにクランプするため、C1に高電圧コンデンサは必要ありません。R1の後にあるため、それらを流れる電流も制限されます。 C1は入力信号を分離します。双極電解になります。1 Hzの信号が影響を受けずに通過できるようにするには、比較的大きな静電容量が必要です。 C1»112個のπR2C1≪ 1 Hz12πR2C1≪1 Hz\frac{1}{2 \pi R_2 C_1} \ll 1 \text{ Hz} C1≫ 12個のπ× 1 Hz × 220 k Ω= 8 μ FC1≫12π×1 Hz×220 kΩ=8μFC_1 …

3
なぜDAC ICが必要なのですか?
下の図をご覧ください。これは非常にシンプルな抵抗加算器で、どの標準でも問題なく機能します!(TTL、CMOS、...)またはそれに供給される任意の電圧。一方、アクティブなコンポーネントがないため、非常に高速です。数個の抵抗でできているため、非常に安価です。一方、入力ビット数に制限はありません(32、64、または数百ビットに簡単に拡張できます)。 では、なぜDAC ICが必要なのでしょうか?32ビットの高周波DACを探しています。そのようなデバイスは簡単には見つかりませんし、見つかったとしてもかなり高価です。そのようなデバイスを見つけるために支払うべき利点は何ですか?買う価値があるという利点があるはずだと思います。私が考えることができる唯一のことは、それらの固有の増幅(たとえば、TTL-> 10Vなど)ですが、この目標は、あらゆる種類の増幅で簡単に達成できます。

3
分圧器として優れているのは、抵抗性、容量性、ローパスフィルターなどです。
AC信号にはさまざまなタイプの電圧減衰器があります(簡単な説明はこちら)。最もよく知られているのは抵抗性のものです。容量性フィルター、誘導性フィルター、ローパスフィルターなども利用できます(ローパスには、パッシブまたはアクティブを含む多くの設計が含まれる場合があります。別のスレッドで非常に優れたリンクを提供してくれたAndy Akaに感謝します)。どちらが良いか(特に高周波数の場合)を尋ねるのは良い質問ではなく、答えは「場合によって異なります」です。 私が知りたいのは、それらの利点と欠点であり、最良の設計を選択するための結論につながる可能性があります。

5
この分圧器からの電圧出力が2.25Vであることをどのように確認できますか?
私はここから分圧器について学び、私は自分のRadioshack学習ラボでテスト回路を試すことにしました。4.5Vの入力電圧と2つの1000Ω抵抗で、電圧出力は4.5 *(1000 /(1000 + 1000))= 2.25Vになると予想しました。 見た後に、この私が(回路に1000Ω抵抗を追加しましたので、私は、分周器からの電圧出力を測定する唯一の方法は、抵抗(そうでない場合、私はちょうど0Vの読みを取得したい)の電圧降下を測定することだと思いました下図のR3)。この追加の抵抗の両端の電圧を測定しましたが、出力電圧として1.48Vを得ました。私が奇妙だと思ったのは、より高い抵抗の抵抗器を使用すると、電圧降下の出力が2.25 Vにどんどん近づいたことです(私が行った最高の1MΩが、希望する2.25Vの測定値につながりました)。 このR3のような抵抗を使用して、この分圧器から出力される電圧出力をテストできますか?そうでない場合、この分圧器が2.25Vと確信している出力を提供していることを測定によってどのように確認できますか? この回路のシミュレーション – CircuitLabを使用して作成された回路図

1
合成されたROMコアを使用した単純なテストベンチのシミュレーション
私はFPGAの世界にまったく新しいので、4ビットの7セグメントデコーダーという非常に単純なプロジェクトから始めようと思いました。私が純粋にVHDLで書いた最初のバージョン(それは基本的に単一の組み合わせselectであり、クロックは必要ありません)は機能しているようですが、ザイリンクスISEの「IPコア」の要素を試してみたいと思います。 今のところ、「ISE Project Explorer」GUIを使用しており、ROMコアを使用して新しいプロジェクトを作成しました。生成されるVHDLコードは次のとおりです。 LIBRARY ieee; USE ieee.std_logic_1164.ALL; -- synthesis translate_off LIBRARY XilinxCoreLib; -- synthesis translate_on ENTITY SSROM IS PORT ( clka : IN STD_LOGIC; addra : IN STD_LOGIC_VECTOR(3 DOWNTO 0); douta : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ); END SSROM; ARCHITECTURE SSROM_a OF SSROM IS -- synthesis translate_off COMPONENT wrapped_SSROM …

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.