タグ付けされた質問 「buffer」

私が理解しているように、バッファゲートはNOTゲートの反対であり、入力を変更しません： しかし、私は時々回路で使用されるバッファゲートICを見ます、そして、経験の浅い目では彼らはまったく何もしないようです。たとえば、最近、エミッタフォロワの出力で使用される非反転バッファゲートを見ました。 それでは、いつ彼らの回路でバッファICを使用する必要がありますか？前述の回路図のゲートの目的は何ですか？

34 logic-gates  buffer 

私の理解では、出力段の役割は、出力インピーダンスをほぼ0に減らすことです。そのため、MOSFETは低いため、より適しているようです。RdsRdsR_{ds} しかし、BJTはディスクリート設計のバッファーであることがよくあります。多くの場合、入力インピーダンスを上げるためにダーリントン構成で使用されますが、入力インピーダンスが十分に高いのは1つのMOSFETだけです。 私の考えでは、それはより安いか、より単純だった。実際、パワーBJTはパワーMOSFETよりも少し安く、BJTエミッターのフォロワーで比較的線形のバッファーを作る方が簡単ですが、MOSFETソースのフォロワーにはフィードバックが必要な場合があります。

15 mosfet  bjt  buffer 

これがバッファである場合、単一のパッケージでそのゲートの可用性が向上することを別にして、なぜANDゲートを使用しますか？これは、アナログデバイスのSHARC評価ボード上にあります。

15 logic-gates  buffer 

私が理解しようとしている回路図では、このサブサーキットに出くわしました： これは、オペアンプインバータの直後にバッファが続きます。VINはマイクロコントローラーのDACから供給され、この回路は負のVINであるVOUTを生成します。オペアンプは、正と負のレールから供給されます（ここには示されていません）。ここまでは順調ですね。 しかし、この回路でOA2を使用する理由は完全にはわかりません。私が見ることができる唯一の理由はこれです：バッファ（OA2）なしでは、オペアンプOA1フィードバックが調整されるまで（約1µs）VOUTでの突然の負荷がVINから電流を引き込みます。バッファ（OA2）を使用すると、これはもはや当てはまりません。これは正しいですか？それとも何か不足していますか？

15 operational-amplifier  circuit-analysis  analog  buffer 

オペアンプを使用してユニティゲインバッファを（電圧フォロワとして）簡単に作成できることは知っています。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 また、オペアンプ（反転アンプ）を使用して反転バッファを作成するのが簡単であることも知っています。R1= R2R1=R2R_1 = R_2 この回路をシミュレートする しかし、この反転増幅器の精度の精度に依存する及びR 2 -それらが密接に一致していない場合は、出力からのビットは異なるであろう- V I N。R1R1R_1R2R2R_2−Vin−Vin-V_{in} 電圧フォロワーのように、これらの抵抗の精度に依存しないオペアンプで反転バッファーを作成する方法はありますか？より高精度の抵抗器を入手するのは良い考えですか？

15 operational-amplifier  analog  buffer 

いくつかのOP470クワッドオペアンプを使用するプロジェクトに取り組んでいます。未使用のオペアンプが2つあり、センサーからの信号をバッファリングする必要があります（これはセンサーのデータシートによると）。余分なオペアンプの1つを使用したいと思います。理論的には、以下に示すようにオペアンプの負帰還を使用して信号をバッファリングできることを知っています。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 ただし、自励発振とオペアンプの安定性の危険性についても漠然と覚えています。OP470はユニティゲインで安定しています。データシートは次のとおりです。 http://www.analog.com/static/imported-files/data_sheets/OP470.pdf 私の質問は、自己発振を心配することなく、この構成でオペアンプをバッファーとして使用しても安全ですか？他に考慮すべき点はありますか？

13 operational-amplifier  signal  buffer 

AC入力は次のとおりです。 ±10Vから少なくとも±500Vの範囲で連続的に設定できます。 約1 Hz〜1 kHzで動作します。 100kΩ以上のインピーダンスが必要です。それ以外の場合は、振幅が変化します。 時折切断され、システムがESDイベントにさらされる可能性があります。 入力が20V未満の場合、ADCで波形をデジタル化する必要があります。20Vを超える場合、範囲外として無視できますが、システムを損傷する必要はありません。 ADCには比較的硬い信号が必要なので、入力をさらにステージ用にバッファリングする必要があります（それらでは、バイアスをかけ、0Vから5Vにクランプし、ADCに供給します）。 最初の入力ステージ用に次の回路を設計して、安全で強力な出力を得て、さらに次のステージに送ることができます。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 私の目標は： ソースのインピーダンスが100kΩ以上であることを確認してください。 ±20V入力を約±1.66V出力に変更します。 堅い出力を提供します。 連続的な高電圧入力（少なくとも±500V）を安全に処理します。 ±7.5Vレールに多くの電流/電圧をダンプせずにESDイベントを処理します。 回路設計の理由は次のとおりです。 R1とR2は分圧器を形成し、電圧を12倍に減らします。 TVSは、私の（弱い）±7.5Vレールに何をダンプすることなく、私の強い地面にそれらをダンプする、入力のESDイベントから保護するために迅速に反応し、ダイオード。 TVSのダイオードはまた、極端な過電圧を処理グランドに短絡することにより（±500Vを維持）。これらの場合に電流を制限するのはR1を過ぎています。 D1とD2は分圧電圧を±8.5Vにクランプするため、C1に高電圧コンデンサは必要ありません。R1の後にあるため、それらを流れる電流も制限されます。 C1は入力信号を分離します。双極電解になります。1 Hzの信号が影響を受けずに通過できるようにするには、比較的大きな静電容量が必要です。 C1»112個のπR2C1≪ 1 Hz12πR2C1≪1 Hz\frac{1}{2 \pi R_2 C_1} \ll 1 \text{ Hz} C1≫ 12個のπ× 1 Hz × 220 k Ω= 8 μ FC1≫12π×1 Hz×220 kΩ=8μFC_1 …

12 operational-amplifier  voltage-divider  protection  input  buffer 

学生主導型プロジェクトのハードウェアインループテスト用の制御電源の一部として、最大1 Aをソースできる電流バッファー（電圧フォロワー）を開発する必要がありました。 この単純な回路を実装しようとする（悪い）考えがありました。 フィードバックループ内のPMOSはインバーターとして機能し（V_gateが多く、V_outが少ない）、そのためループは負ではなくopAmpのPOSITIVE端子で閉じます。 ラボでは、VREF = 5VおよびVIN = 7Vに設定しました。次に、VOUTで5Vを取得する必要がありますが、この制御不能な出力VOUT を取得します。 そして、これは制御信号です（MOSFETのゲートに接続されたopAmpの出力） 異なるVREF、VIN、Rloadの下で同様の動作を見つけます。また、opAmpの出力はどのレールにも飽和していないことに注意してください。 私の想定では、ループのゲインは、opAmpの安定性を維持するには高すぎます。 私は制御システムとオペアンプのバックグラウンドを持っていますが、この状況を解決するためにそれを適用する方法がわかりません... ループを安定させるために、いくつかの位相シフトネットワークを適用することは可能ですか？ 「クイックハック」または教育的な答えの両方に感謝します！

12 operational-amplifier  control  buffer  stability 

現在、これは回路基板上の唯一の組み立て部品です。これは、入力にあるべき単純な反転バッファ回路です。オペアンプ（LTC6241HV）は、リニアベンチ電源から+/- 5Vで駆動されます。電源ピンは、0.1uFのコンデンサでバイパスされます。 1KHzの正弦波を入力していますが、出力では1KHzの信号に〜405KHzの正弦波が重畳されています。2つ目のPCBを作成しようとしましたが、結果はまったく同じです。 誰がこれの原因であるかを知っているなら、私は聞いてうれしいです。 LTC6241HVデータシート

12 operational-amplifier  buffer  oscillation 

簡単な質問がありました。 私は74VHC125BQ、115を扱っていますが、ラインドライバーのいずれも使用しません。残りはUARTに接続されます。だから、私は最後のもので何をすべきかと思っています。入力を接地することをお勧めしますか、それともフローティングのままにしてください。 ヘルプに感謝します

11 operational-amplifier  driver  buffer  electrical 

回路の残りの部分から（たとえば、マイクロコントローラーからの）デジタル+ 5VDC制御信号を絶縁するためにオプトカプラーを使用するプロジェクトで頻繁に作業しています。ただし、これらはデバイス内部のLEDを照らすことによって機能するため、マイクロコントローラーのピンに数十ミリアンペアの負荷がかかる可能性があります。この制御信号を追加ステージでバッファリングして、マイクロコントローラが高インピーダンスを効果的に認識し、必要な電流を削減するためのベストプラクティスについてアドバイスを探していますか？ 単純に頭のてっぺんから離れて、私はうまくいくかもしれないいくつかのことを考えることができます： 1）オペアンプをユニティゲインバッファーアンプとして使用するだけです。 2）専用のコンパレータチップを使用して、入力信号を+ 2.5VDCなどと比較します。 3）信号増幅器の一種としてMOSFETを使用します。 しかし、少し読んでみると、今まで使ったことのないたくさんのチップに出くわしましたが、この種類のチップ用に設計されているようです。例えば： 差動ラインドライバー（MC3487） 差動ラインレシーバー（DC90C032） ライントランシーバー（SN65MLVD040） バッファゲートとドライバ（SN74LS07、SN74ABT126） 私はこれらのどれも実際に経験がなく、利用できるものの量に少し圧倒されています！したがって、これらのデバイスの違い、およびこの場合に適している/適切でないデバイスの違いを知るのを手伝ってくれる人はいますか？私が説明することを達成するための最良/標準的な方法はありますか？ 編集： 最大x30の出力まで切り替えられる可能性があるため、マイクロコントローラーの読み込みについてまったく気にしたくないので、DIOピンに直接接続することは考慮しません。なので、ロジックバッファICにしようかなと思います。各入力にSN74LVC1G125「3ステート出力のシングルバスバッファゲート」を使用してみて、その動作を確認します。

8 microcontroller  digital-logic  opto-isolator  ttl  buffer 

私はアルテラDE2ボードを持っており、スプライトを描画しようとしています。画面バッファの実装に問題があります。 25 MHZレートでvgaディスプレイのピクセルを出力するディスプレイエンティティがあります。 SDRAMにバッファを実装したいと思っていました。当初のアイデアは、SDRAMから25 MHZのレートで次のピクセルをロードすることでした。これは機能しますが、この速度でSDRAMにピクセルを書き込むことも、新しいフレームごとに十分な速度で画面をクリアすることもできません。データの書き込みには2クロックかかり、ボードは50 MHZで動作するため、完全な読み取りを実行するのに十分な時間があります。 私はひどく、ひどく間違っていることをしていると思います。このような描画キャンバスは通常、VHDLでどのように実装されていますか？ 私が見つけることができる最も近いことは、2-3-3（RGB）カラースキームを使用して各ピクセルを取得し、「ポーチ」（ブランキング）VGA時間中にキャンバスRAMに書き込むことです。これは、25MHzの各クロックで更新できるのは画面の15％だけであり、どういうわけか私の回路はどの15％が更新されているかを認識する必要があるということですか。 読み取り中にメモリにデータを書き込む方法がわからないため、ダブルバッファリングの使用方法を理解できません。プロトコルのビットバンギングを回避する方法はありますか？この男はどうやってやるの？

8 fpga  vhdl  vga  buffer 

ログデータをSDカードに保存する回路を設計しています。情報は、これが接続される親回路から送られます。親回路はドーターカードに5Vを供給します。ドーターカードは3.3Vで動作するMCUを使用しているため、5Vから電圧を降圧するためにいくつかのダイオードを使用しています。 私の課題：電源障害が発生した場合、ドーターカードのMCUが主電源の喪失を感知し、すぐにデータをRAMからSDカードにフラッシュし、シャットダウンする前にアイドル状態にしたい。SDカードに書き込むときに、書き込み手順の途中で電源が切れると、破損が発生する可能性があります。 大きなコンデンサを使用して、電力を少しだけバッファリングすることを考えています。私は本当に素晴らしい仕事をするいくつかのMCUスーパーバイザICがあることを知っていますが、それらは何日間も電力を維持する必要がある場合を対象としています。せいぜい1〜2秒で十分です。ただし、コンデンサの電力がICのしきい値を下回ると、MCUがオンまたはオフにならないように注意する必要があります。誰かが回路図を持っていますか、またはこれについてどのようにすべきかについての提案を提供できますか？ これが私がこれまで持ってきたものです...（.5Fキャップは私の電源バックアップコンデンサです）

8 power-supply  capacitor  buffer