ユニティゲインオペアンプの安定性の問題

学生主導型プロジェクトのハードウェアインループテスト用の制御電源の一部として、最大1 Aをソースできる電流バッファー（電圧フォロワー）を開発する必要がありました。

この単純な回路を実装しようとする（悪い）考えがありました。

フィードバックループ内のPMOSはインバーターとして機能し（V_gateが多く、V_outが少ない）、そのためループは負ではなくopAmpのPOSITIVE端子で閉じます。

ラボでは、VREF = 5VおよびVIN = 7Vに設定しました。次に、VOUTで5Vを取得する必要がありますが、この制御不能な出力VOUT を取得します。

そして、これは制御信号です（MOSFETのゲートに接続されたopAmpの出力）

異なるVREF、VIN、Rloadの下で同様の動作を見つけます。また、opAmpの出力はどのレールにも飽和していないことに注意してください。

私の想定では、ループのゲインは、opAmpの安定性を維持するには高すぎます。

私は制御システムとオペアンプのバックグラウンドを持っていますが、この状況を解決するためにそれを適用する方法がわかりません...

ループを安定させるために、いくつかの位相シフトネットワークを適用することは可能ですか？

「クイックハック」または教育的な答えの両方に感謝します！

これは本当に簡単です-NチャネルFETを使用して、ソースフォロワーとして使用します。BJTを使用することもできます。以下のものには、3k3フィードバックと-Vinからグランドへの1kによるゲインがあります。ゲインが必要ない場合は、出力を-Vinに直接接続し、1kを省略します。

オペアンプの出力のユニティゲインバッファは、エミッタフォロワまたはソースフォロワです。そのように単純-エミッタ/ソースからオペアンプの反転入力へのフィードバック。

さらに、ソース/エミッタ電圧はオペアンプの出力信号に「追従」するため、ゲート/ベースの負荷効果は最小限であり、MOSFETを使用する場合、ゲート容量を気にする必要はありません。

アナログ・デバイセズまたはTIまたはLTのMAXIM - -この賢明に考えてみて自分のマーケティングチームがされていないある朝目を覚ますと、そのデザイナーに言おうとして-なぜあなたは、誰かが上の利得段を追加することができますオペアンプを設計することはできませんそれとそれが安定することを期待しています。そうした場合、設計者は、オペアンプを安定させるためにオペアンプのパフォーマンスを低下させる必要があると言うでしょう。賢明な道を取るすべてのオペアンプに対して、そのオペアンプが市場でどのように競争するのでしょうかそして、彼らが得意なものを作り続けてください。

位相シフトが180°の周波数で開ループゲインが1より大きいため、オペアンプが発振しています。

回路のオペアンプは、ほぼ完全に容量性の負荷（MOSFETのゲート）を駆動しています。

適切に配置された抵抗またはコンデンサを使用してこれを修正する多くの可能な方法があります。直列抵抗または並列RCシャント、またはフィードバックRCペアを使用するのが最善かもしれません。すべて問題の特定の回路に依存します。

詳細については、Analog Devicesによるこの優れた記事を参照してください。

注： この投稿は、深さと明確さを追加するために広範囲に編集されています。元の回答を作成する際に、簡潔にするために含まれていない多くの詳細が考慮されました。ここでは、表面の下で何が起こっているのかを示し、物質を追加するために、診断と解決のプロセスから皮膚を剥ぎ取ります。分析の一種の日記と考えてください。透過的な編集のために元の回答をそのまま残し、古いテキストの前後に詳細を追加します。

$C_{\text{iss}}$

診断に関する編集上の解説：

この20kHzのポールはどこから来たのですか？

$C_{\text{gs}}$$R_{\text{14}}$$R_g$

$F_p$$\frac{1}{\text{2$\pi $} R_{14} C_{\text{gd}} g_{\text{fs}} R_g}$$\frac{1}{\text{2$\pi $} \text{(1000)} \text{(150pF)} \text{(5)}\text{(10)}}$

$C_{\text{gd}}$$g_{\text{fs}}$$R_{\text{14}}$）。ループ位相シフトの簡単な合計を実行して、最良の場合、20kHzで45度の位相マージンが残されることを確認します（LM358 -90、IRF9530 -180 -45 = -315度）。すでに、20kHzでは、位相マージンはせいぜいループで見たい最小の45°であり、おそらくそれよりも小さいでしょう。OK、これまでのところ、これは合計SWAGです。科学計算機を使用して乗算と除算を行ったので科学的であり、IRF9530のデータシートをまだ見ておらず、LM358 Zoの記憶を更新していないので、その推測はワイルドです。OP回路の問題の可能性のある原因を迅速に示します。

状況を改善するための最も簡単なアイデアを探しています。

最初に、元の回路に簡単な解決策を提供しようとしました。その結果、以下の2つの箇条書きになりました。これらは両方ともバンドエイドのアプローチであり、意味のある違いを生むには十分にとることができません。ここでのレッスン（私は既に知っているべきです）は、バンドエイドソリューションは決して価値がないので決して提供しません。元のアプローチを修正する方法はもちろんありますが、より基本的で複雑です。

$V_{\text{th}}$

私が提案した回路に関するいくつかのメモ：

• ゲートと直列のR1は便利です。このような回路では、トラブルシューティングやテストのためにゲートを分離する必要があることが非常に一般的です。抵抗器のポップアップは5秒の操作です。TO-220のリード線を持ち上げるのはあまり便利ではありません。2回以上行うと、パッドを持ち上げることもできます。表面実装部品を使用している場合、抵抗器なしでFETを削除する必要があります。

• R15に1kΩの抵抗を示します。しかし、実際には、LM358の出力インピーダンスを考慮すると、10kOhm未満のものは使用せず、50kOhmにもなります。

あなたが試すことができます：

• アンプ出力にエミッタフォロワバッファを追加することにより、アンプの出力インピーダンスを下げます（大量）。
• 分離する$C_{\text{iss}}$FETソース（FETとVinの間）に直列に抵抗を配置することにより、FETのをます。これは一種のバンドエイドアプローチです。

アンプの+入力が負帰還ポイントとして使用されているため、複雑なことがあります。通常、OpAmpを積分器として使用し、OpAmp出力から-入力へのフィードバックコンデンサを使用します。このようにして、アンプのクロスオーバーポイントを制御して、FETキャパシタンスによって引き起こされる位相損失が重要でないか、補償されるようにすることができます。

次のようなものから始めることができます。

安定性のために、アンプゲインが1kHz以下でゼロゲインと交差するC10の値を選択します。FETを使用すると、出力の負荷で約3Vを超える電圧を得ることができなくなります。その場合、BJT以上のVinの使用を検討する必要があります。

ソースフォロワーソリューションに関する編集上の解説：

基本的な設計ソリューションについて考えたのは次のとおりです。

私たちは、彼のサーキットで何をしようとしているかについて何を知っていますか？まあ、彼は7 Vを使用して最大1アンペアの負荷で最大5 Vを供給し、出力電圧を制御電圧（基準電圧と呼ぶ）に追従させたいと考えています。基本的に、ループ誤差補償のためにLM358オペアンプを使用し、2ボルトしかないヘッドルームがある線形調整可能電源が必要です（LM358の問題です）。

どのような変調がリファレンスを制御するかはわかりません。ランプ、サイン、またはパルスまたはステップ変調でしょうか？ステップは最悪ですが、計画している場合はそれほど大したことではないので、参照入力が段階的に移動することを理解してください。

$C_o$、回路に）がますが、後で説明します。

2つの基本的な方法：

共通ソース回路を安定するように補償するか、ソースフォロワー回路に切り替えます。最初のオプションには多くのメリットがありますが、より複雑であり、最速で最も複雑でないソリューションを探していました。2番目のオプションは、ソースフォロワーが制約されているため、よりシンプルなデザインです。制約とは、電流をバッファリングし、電圧ゲインを持つパス要素から、電流をバッファリングする（寄生要素によって定義される特別な状況を除く）ユニティ電圧ゲインを持つものに変更することを意味します。一般的なソース回路の利点は、低ドロップのソリューションであり、ソースフォロアアンプを使用することで解決できることです。したがって、開始する簡単な場所はソースフォロワーです。

ここでソースフォロワーパワーステージを使用する際の問題：

• $V_{\text{th}}$$V_{\text{ds}}$$g_{\text{fs}}$$C_{\text{gd}}$は高くなります。
• $V_{\text{gs}}$$\beta$$V_{\text{ce}}$2Vの。そのPチャネルパワーステージは常に良く見えますが、ソースフォロワーを使い続けます。 LM358についての補足：ナショナルセミコンダクターは、このアンプを少なくとも3つの製品ラインLM124（クワッド）LM158（デュアル）およびLM611（リファレンス付きシングル）に入れるのに十分なほど気に入っています。LM124とLM158のデータシートは、クロスオーバー付近のパフォーマンスについてあまり明確ではありませんが、LM611データシートは素晴らしいです...特に図29、30、35、および36を参照してください。 OpAmpの周りに積分器キャップがある回路例を見てください。

$V_{\text{th}}$

$V_{\text{ds}}$$g_{\text{fs}}$$C_{\text{gd}}$$C_{\text{gs}}$$C_{\text{gd}}$

$C_{\text{gd}}$

ゲインが20dB / decadeで低下する場合、最も近い単純な極が10年離れている場合、位相は90度です。単純な極では、極で45度のシフトを中心に、2ディケードで90度の位相シフトが発生します。

そのため、アンプに50pFの負荷がある場合、事実上、クロスオーバー周波数に極があります。これはおそらく、アンプの出力インピーダンスとキャパシタンスに起因する極と、アンプの応答に存在する高周波の極が組み合わさって、余分な位相シフトに寄与するためです。すべての位相シフトがそこにどのように到達したかは重要ではありませんが、重要なのは、その一部がアンプの出力インピーダンスと容量性負荷によって引き起こされる極に直接起因することです。50pFの負荷で45度。だが、$C_{\text{gd}}$は150pFであり、これにより実効極周波数が約1.5オクターブ戻ります（実際には1.6オクターブですが、なぜ0.1オクターブを超える音）。1.5オクターブは約20度の位相シフトに相当するため、増幅器の位相マージンはわずか25度です。45度の位相マージンで1.3のオーバーシュートが発生した場合、25度の位相マージンではどの程度のオーバーシュートが予想されますか？

以下は、ユニティゲインユニティフィードバックアンプのステップオーバーシュートと開ループ位相マージンのプロットです。

プロットで25度の位相マージンを見つけ、約2.3のオーバーシュートと一致することを確認します。IRF520を使用するこのソースフォロワー回路の場合、基準電圧で100mVのステップ入力が発生すると、100mVの応答に加えて230mVのオーバーシュートが発生します。そのオーバーシュートは、長時間にわたって約500kHzでリンギングに変わります。出力の電流パルスは、約500kHzでリンギングが続く大きなオーバーシュートの同様の効果があります。これは、ほとんどの人にとって容認できないほどひどいパフォーマンスです。

リンギングをどのように減らすことができますか？位相余裕を増やします。位相マージンを増やす最も簡単な方法は、ユニティフィードバックループ内のアンプの周囲に積分器のキャップを追加することです。位相マージンが60度を超えると、リンギングが除去されます。これを得るには、オペアンプのゲインを約6dB下げます。

ありそうなシナリオ

$V_{\text{ds}}$$C_{\text{gs}}$。オペアンプ出力の容量性負荷は150pFから増加し始め、500pFに向かって移動します。ソースに容量を追加した場合のリンギングは悪化します。ユーザーはそれも気に入らず、さらに容量を増やしてソースをロードします。ソースの静電容量が1uFに達するまでに、回路はほとんど鳴らなくなります...発振します。

回路の出力に容量が追加されると予想されるため、ループゲインを20dB程度下げるために、積分器のキャップのサイズを変更します。

問題が容量性負荷（MOSFETのゲート）であると仮定すると、いくつかのアイデアがあります。

1. オーディオアンプでは、容量性負荷を防ぐための古典的なアプローチは、多くの場合抵抗器と直列の出力インダクタを含めることです。念頭に置いておくべきアイデア：キャパシタンスから分離する方法としてインダクタを忘れないでください。

2. リニア電圧レギュレータのデータシートが常に出力にバイパスコンデンサを推奨していることに気付いたことはありませんか？これは容量性負荷に役立ちます。パラドックスのように見えますが、その理由は、意図的に配置されたコンデンサの容量が大きいため、負荷の小さな容量が圧倒され、それにより低い周波数で支配的な極が発生するためです。0.1uFから1uFのコンデンサをオペアンプの出力からグランドに接続してみてください。

3. 負帰還に+入力を使用しているため、この回路には、より局所的な負帰還ループの形でミラー補償を追加する大きな機会があります：代わりに、オペアンプの出力から-入力に接続されたコンデンサ地面に。

4. 出力ステージは共通ソースであるため、ゲインがあります！オペアンプには既に開ループゲインのゴブがあり、ループにさらに追加しています。これ以上ゲインを追加しない出力ステージを考えてください。AndyAkaの答えを参照してください。

注：いくつかの微調整や多くの製品、特にPMOS LDOでアイデアが機能する（そして機能する）という意味で、次の段落はやや不正確です。後続の資料を参照してください。ただし、LvWが応答したため、この段落をここに残します。

まあ、容量性負荷は、正しく設定された回路でも対処するのが難しい問題ですが、あなたの回路では[描かれているように] オペアンプに正のフィードバックを提供しています！これは、シミュレーションでも狂ったように振動します...同じ予測5Vppで。振動の形状はシミュレーションでは少し異なりますが、あなたは何を期待しますか...寄生はなく、LM358にはかなり基本的なSPICEモデルがあります。

@LvW：正確に何が起こるかについてもう少し考える必要がありますが、Vgateがプロットされた最新のグラフも確認してください。明らかに5Vに達することはないので、この設計が意図しているように、オペアンプは実際の負のフィードバックを見ることはありません。したがって、オペアンプは基本的にコンパレータのように機能します。これら2つの信号の間には位相シフトもありますが、それが発振の原因であるとは確信していません。むしろ、「設計による」と思います。ゲートに大きな（1K、10Kでも）抵抗を追加しようとしましたが、それでも同じように発振します。

基本的には、PMOS LDOを設計しようとしています。しかし、あなたはそれをかなり間違っています。適切なサイズのバイパスキャップとESRでそれを補う必要があります！また、PMOS LDOは分圧器を介してフィードバックを受け取ります。これが私のアマチュアのLDOデザインです。

PMOS LDOの場合と同様に、出力コンデンサのESRは重要であり、特定の帯域内にある必要があります。たとえば、下げるとどうなるか見てみましょう。発振を開始します：

ESRが高すぎる場合、再び問題が発生します。この負荷に対しては、安全な帯域の反対側で振動する前にかなり高くなる必要があります。

実際、そこにある唯一の重要な要素は、その補償上限です。0.1ohm ESRの10uFのものは、1Kから5Ωまでのかなり大きな負荷範囲で動作するようです（希望する1A出力が得られます）。

もちろん、この上限からいくらかの帯域幅制限があります。

おそらく容量性負荷（ゲート容量）を駆動しているため、オペアンプは安定していません。C10を取り外し、R15の値を数十オームに下げます。別のオペアンプを使用してみることもできます。LM358のデータシートには次のように記載されています。

アンプの出力に直接適用される容量性負荷は、ループ安定マージンを減少させます。最悪の場合の非反転ユニティゲイン接続を使用すると、50 pFの値に対応できます。より大きな負荷容量をアンプで駆動する必要がある場合は、大きな閉ループゲインまたは抵抗性アイソレーションを使用する必要があります。

IRF9530の入力容量は500pFなので、オペアンプの出力とMOSFETのゲートの間に小さな抵抗を配置する必要があります。