タグ付けされた質問 「dac」

ではこの回答私は、彼らがADCを持っていないしながら、マイクロコントローラは通常、DACを持っていないことを読みました。何故ですか？ 編集 R-2R DACのように抵抗を統合することは、不動産の観点からは高価であることに感謝します（答えてくれたMikeに感謝します）。

44 microcontroller  dac 

これは、マスタークロック入力（MCLK）である、ピン14上にある低コストのステレオDAC：WM8761。私はそれが小さなインダクタとして機能することを意図していると思いますか？しかし、なぜクロック入力でそれが必要なのでしょうか？

23 pcb  dac  inductance  serpentine-trace 

このシグナルのストーリーは次のとおりです。統合MDC DACモジュールを搭載したNAD C 356BEEアンプを購入しました。光学およびUSB入力を備えています。光は問題ありませんが、DACをUSBでPCに接続すると、指定された時間にクリック/ポッピングノイズが発生します。クリック頻度は、信号のサンプルレートに何らかの関係があります。たとえば、96 kHzでは2.5秒ごとにポップしますが、48 kHzでは30秒でポップします。 サイン波を再生し、ノイズを記録し、波形を拡大しました。約0.008秒の非常に短い信号です。それが何であるか考えていますか？ ノイズ信号の振幅は、テスト信号よりもはるかに大きくなります。ノイズ信号の長さはランダムですが（非常に短く、クリック音だけが聞こえます）、同じテスト信号の波形は常に同じです。 テスト周波数が異なると、エラー信号も異なります。エラー信号は元のものの何らかの変換のようです。

20 signal  dac 

このDACのデータシートを読んでいます。ページ27の状態： 多くの産業用プロセス制御アプリケーションでは、電源投入時および電圧低下状態時に出力電圧を制御することが重要です。 「ブラウンアウト条件」とは何ですか？電圧低下状態中に出力電圧を制御することが「重要」なのはなぜですか？

19 dac  brownout 

デューティサイクルと周波数およびその他のパラメーターに基づいてデジタル信号をアナログに変換するために、PWMで最適なRC時定数とその理由を探しています。PWM周波数は10 kHzです。

17 analog  pwm  dac 

2つのDACの場合、1つはD0-D7に送信され、もう1つはD8-D15に送信されます。電源は5Vです。 2つの8ビットDACで構成されています。 唯一の問題は、2番目のDACに0x00入力がある場合、5Vの加算をキャンセルする必要があることです。加算は、増幅器を加算することで実行できます。回路は数十kHzまで動作するだけで十分です。 この考えに根本的な問題はありますか？

16 operational-amplifier  dac  summing 

R2RをDACおよびオペアンプとして使用しようとするこのような回路の不足はないようです。アンプ 出力バッファとして。これらは私にとって理にかなっているので、私は1つを構築しようとすることにしました。 少し単純な回路を構築しました この回路のシミュレーション – CircuitLabを使用して作成された回路図 この回路は、ユニティゲインで動作するLM324の単一のオペアンプを使用しています。パッケージ内の他の3つは未接続のままです。ベンチ電源から供給される正のレール上の+12 VDCで駆動されます。 「4.4k」（2R）抵抗は、実際には直列の2個の2.2k抵抗です。 D1-D4は、私が書いたウェーブテーブルダイレクトデジタルシンセサイザーを使用してatmega328pで実行されています。それほど話をするつもりはありませんが、マイクロコントローラーは+5 VDCで動作するため、各ラインは0または5 VDCです。 R13、Q1、およびR14は、回路が何らかの実世界の負荷を駆動しているように見えました。トランジスタは反転増幅器として機能しています。 私はもともとR10とR12を省略しました。このような出力が得られました。 CH1-黄-DACの出力 CH2-青-opの出力。アンプ この頻度では、かなり合理的でした。 CH1-黄-DACの出力 CH2-青-opの出力。アンプ これは、予想外に位相シフトされた三角波を生成します。 この時点で、R10とR12を追加しました。 CH1-黄-オペアンプの非反転入力。アンプ CH2-青-opの出力。アンプ これにより、出力電圧が半分になりましたが、より正確な出力が得られました。その違いは、理論的にはオペアンプのゲインを使用して補うことができます。アンプ ただし、それでも高い周波数では機能しません。 CH1-黄-オペアンプの非反転入力。アンプ CH2-青-opの出力。アンプ この場合、位相三角波を生成するだけでなく、実際に+2.5 VDCにしたり、グラウンドに戻したりすることはありません。 セットアップの物理的なショットは次のとおりです。 ジャンパー線とブレッドボードを使用しているため、DACが生成できる実際の周波数には上限があります。ただし、私のスコープが示す〜60 KHzはそれほど大きな問題ではありません。LM324のデータシートは、1 MHzがopの実際的な上限であることを示唆しているようです。アンプ ユニティゲインで。表示される出力波形は、オペアンプ内のトランジスタのように見えます。アンプ 飽和または同様の効果。オペアンプについて十分に知りません。 DCから60 kHzまでのオペアンプ出力で入力信号を正確に再現するために回路に変更を加えることができますか？ LM324で探していたデータシート： http://www.ti.com/lit/ds/snosc16d/snosc16d.pdf

15 operational-amplifier  dac  r2r 

私は最近、1ビットADCの概念を聞いたことがあり、それが一種のデジタル-アナログ変換器のコンテキストで実装されているのを見ました（奇妙なことに）、私は疑問に思っています、何のポイントですか？より高い分解能が必要な場合、単により高い分解能のADCを使用しないのはなぜですか？

14 adc  dac 

Cirrus Logic CS42426-CQZは、カスタムUSBサウンドカードで使用したいオーディオコーデックです。そこからデータシートをダウンロードできます。 61ページのデータシートには、各A / DおよびD / Aチャネルの推奨回路がありますが、そのような複雑さの目的はわかりません。確かに、彼らは差動とシングルエンドの間で変換していますが、それを行うより簡単な方法もあります。 それらの回路図をいくつかのオープンソースシミュレーションソフトウェア（http://qucs.sourceforge.net/）にコピーしましたが、周波数応答は規定の目的にさえ合致しません。しかし、少なくとも可聴応答はややフラットです。 ADC入力：（ わかりましたので、アンチエイリアシングフィルターの一部としてADC自体のCMRRに依存しています。その考えは好きではありません。） DAC出力： 実際のアプリケーションでそれらの回路を使用することについて彼らは実際に真剣だと思いますが、それについて何かが正しくないと思われます。私が言ったように、可聴応答はかなり平坦なので、携帯電話や他のRFがなくてもおそらく大丈夫に聞こえますが、OpAmps 101の古いクラシックを使ってもっとうまくやれると思います。 オーディオADCを20kHzの公称ゲインから300kHzのピークまで上昇させる正当な理由は本当にありますか？あるいは、DACが20Hzから0.5Hz付近まで同じことをするのでしょうか？ 完全を期すために、ここにシミュレーションファイルを示します。それらをプレーンテキストファイルにコピーし、システムで問題がなければ拡張子を.schに変更し、Qucsで開きます。 ADC入力： <Qucs Schematic 0.0.18> <Properties> <View=785,329,2079,1333,0.883466,0,0> <Grid=10,10,1> <DataSet=DiffAmpIn.dat> <DataDisplay=DiffAmpIn.dpl> <OpenDisplay=1> <Script=DiffAmpIn.m> <RunScript=0> <showFrame=0> <FrameText0=Title> <FrameText1=Drawn By:> <FrameText2=Date:> <FrameText3=Revision:> </Properties> <Symbol> </Symbol> <Components> <GND * 1 1120 480 0 0 0 0> <VProbe In 1 …

12 operational-amplifier  audio  adc  simulation  dac 

下の図をご覧ください。これは非常にシンプルな抵抗加算器で、どの標準でも問題なく機能します！（TTL、CMOS、...）またはそれに供給される任意の電圧。一方、アクティブなコンポーネントがないため、非常に高速です。数個の抵抗でできているため、非常に安価です。一方、入力ビット数に制限はありません（32、64、または数百ビットに簡単に拡張できます）。 では、なぜDAC ICが必要なのでしょうか？32ビットの高周波DACを探しています。そのようなデバイスは簡単には見つかりませんし、見つかったとしてもかなり高価です。そのようなデバイスを見つけるために支払うべき利点は何ですか？買う価値があるという利点があるはずだと思います。私が考えることができる唯一のことは、それらの固有の増幅（たとえば、TTL-> 10Vなど）ですが、この目標は、あらゆる種類の増幅で簡単に達成できます。

12 voltage-divider  dac 

これはこの質問の直接の続きです。これが私のレイアウトです。マイクロコントローラー側についてどう思いますか？ 2019年4月更新：2016年春/夏にボードを構築しましたが、ここで結果を更新することはできませんでした。ボードは正常に動作し、デジタルノイズのアナログ信号への唯一の観測可能なリークは、レイアウト/接地ではなく、アナログ/デジタルインターフェイスの特定の不適切な回路設計の選択によるものでした（そして、後のリビジョンで修正することで、その小さなノイズも除去されました）。 。ここで私は商業用ボードを持っていて、CPUセクションのデザインは主にここに示すレイアウトに基づいており、EU EMCテストに合格しているので、このレイアウトは少なくとも十分に機能します。 実際の古い質問は次のとおりです。 編集：アルマンダスの答えに基づいて、私は今マイクロコントローラーのレイアウトが十分に良いという印象を受けています。デジタルノイズがアナログ側に漏れないようにするという点で、これがどれほど優れているかについて、誰かがもっと言いたいことがあれば、私はまだ非常に興味があります。もちろん、マイクロコントローラー側についてさらにコメントがあれば歓迎します。 スタックアップは TOP：シグナル GND：ソリッドグラウンドプレーン、どこにもカットやトラックがない PWR：電源 BOT：シグナル TOP（赤）およびPWR（紫）レイヤー、上部シルクスクリーン付き[ 下の更新を参照 ] BOT（緑）、上記との比較のための上部シルクスクリーン付き デジタル/アナログの分割（論理的には、グランドプレーンはソリッドです）はここで左/右です。電力（+3.3デジタル、DACおよびMUX、アナログ）は左下隅に入り、3つのキャップには47ufのリザーバーキャップがあります。フェライトビーズ（FB101）は、+ 3.3VトラックとDACおよびMUXをuC電源から分離します。uCは左上隅にあり、TOPの下のプレーンはローカルアースで、C720の近くのビアでGNDに接続されています。± 15±15\pm15 uCはSTM32F103VFであり、72MHzで実行します。水晶は8MHzです。uCの右側には、「Control 1」とマークされたセクションがあり、2つのDACと1つのマルチプレクサが含まれ、uCの内部DAC1の出力を多重化します。右下には、「Control 2」の近くにもう1つのマルチプレクサがあり、uCのDAC2を多重化しています。uCのDACからの信号をマルチプレクサーに行く前にそれらをバッファーするオペアンプ（UREF1）に送るトラックは、ビアからC712の右上に行く2つのトラックです。DACは、uCの右上隅から離れるSPIバスに接続されています。 DACとマルチプレクサーは、直接オーディオではなく、右側のアナログサウンドジェネレーター（ほとんど表示されていません）の制御信号を生成します。しかし、私はそれらの重要なデジタルクロストークが生成されたオーディオでも聞こえると予想しますが、これは悪いことです。私は kHzの制御レートを目指しています。つまり、8ウェイマルチプレクサーが kHzのレートで新しいサンプル値を取得します。111888 uCを去る他のトラックは次のとおりです： MUX1の場合はuCの上から、MUX2の場合は右側から、MUXのアドレスを選択して有効にします。 PWM信号は、抵抗アレイRR901に送られます。これは私が試していることであり、本質的にPWM波形を特定の方法で組み合わせることによって波形を生成します。これが機能しない場合、またはこのパスを介したノイズリークが多すぎる場合は問題ありません。次のリビジョンでは省略します。RR901を省略した場合、このパスからのノイズリークは基本的にないと思いますか？ 最終オーディオ出力（図示せず）からuCの右下側のピン26に送られるADC信号。これは、有効な10ビット程度の精度が得られる限り、アナログ側の特定の機能を調整するために使用されます（12ビットADCです）。 パワープレーンでは、DAC / ADCリファレンスはUREF1から取得されます（実際には特定のリファレンス電圧は必要ありませんが、DACの最大出力と正確に比較する必要があります）。 GPIOは、デジタルセクションとアナログセクションの間の一部の抵抗（R713とR710など）に接続し、アナログセクションのさまざまなもののオンとオフを切り替えます。RにはCが付いており、uCからのデジタルノイズを除去しようとします。この質問を参照してください。 最後に、RCネットワークR715、R716、C709は、GPIOのステップ入力として使用されるGPIOの出力をフィルタリングおよび減衰し、VCFをキャリブレーションします。 私が知りたいいくつかの特定のポイント： クリスタルは十分に近く、適切に配線されていますか？uCアナログセクションのデカップリングキャップをクリスタルとuCの間に配置しなければなりませんでした。 C715はVDDAのデカップリングキャップです。Vref +、Vref-のデカップリングキャップC717をしっかりと接続するために、C717を蛇行するかなり長いトラックでVDDをC715にルーティングする必要があったことに注意してください。これは悪いですか？ VREF +とVDDAのデカップリングキャップのグランド側と同様に、VREF-とVSSAは直接グローバルグランドに接続されます。これは前の質問でOlinが言ったことと一致するので、今は大丈夫だと思いますか これは、DACからの出力が適度にクリーンになる可能性があるように見えますか？約12ビットの効果的なS / N比を期待しています。uC DACは12ビットで、プロトタイプ用の外部は16ビットです（ピン配置互換の12ビットバージョンがあるため、いつでも後で切り替えることができます）。 私はプロのEEではないので、他のコメントや提案も大歓迎です。ここでも愚かな間違いをしている可能性があります:) 更新： こちらの提案に従って、最新バージョンを収集します。 アルマンダスの提案による最上層の変更： C715とC717のスワップ順序 上部電源プレーンのクリアランスを6ミルから9ミルに増やします（これより大きくすると、プレーンはピンを流れず、たとえばC712アースが切断されたままになります）。 トップv2

12 microcontroller  pcb-design  layout  dac  mixed-signal 

信号が0Vを超えると、だれでもオペアンプの出力のこのスパイクを認識しますか？交差すると上下に急上昇し、下降すると下降します。EEVBlogビデオの1つで、デイブはオシロスコープでこのようなことを指摘し、10kのフィードバック抵抗器などを使用すると発生する可能性があることを（脇に置いて）言いました。しかし、どのビデオだったのか思い出せません。これはTL071の出力です（実際にはTL074の1/4）。他の2つのTL071の出力から2.2kの抵抗を介して供給され、フィードバックには10kのポテンショメーターがあります。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 3月10日更新 以下のコメントで言及されているように、回路は8ラインをR2R DACに駆動するATmega328Pプロセッサで構成されています。DACの出力と、DAC出力を0VにセンタリングするためのDCバイアス電圧は、反転TL071オペアンプに供給されます。このオペアンプの出力は、上の図の「OA2OUT」です。 この回路をシミュレートする R2Rネットワーク出力には、R4で表される10kインピーダンスがあります。R1とR2はオフセット電圧を与え、9.5kの並列インピーダンスを持ち、これは10kにかなり近いです。フィードバック抵抗R3も10kです。したがって、この回路はR2Rとオフセット電圧を合計して反転させると思います。 ポイントR2ROUTでR2Rネットワークの出力を確認しても、スパイクは見られません。 VOUTでオペアンプの出力を確認すると、スパイクが見えます。 私は他のいくつかのことを試しました。10kのフィードバック抵抗を2.2kの抵抗に置き換えてみました。それは、それが横になっていたからで、デイブがEEVBlogビデオで10kの抵抗について言及したことを覚えているからです。それがスパイクを悪化させました。 次に、TL074オペアンプをLM6144オペアンプに交換してみました。私はこの回路を使ってさまざまなオペアンプを試し、それらがすべて異なっている理由を理解しようとしているので、すべての回路で回路が動作することを知っています。今回は、すべての遷移でスパイクが発生しました。 最後にTLV2374を試しましたが、これは素晴らしいですが、まだスパイクが見られます。小さいですが、まだあります。 まだこれを理解しようとしています。これまで皆さんのご協力に感謝します！ 3月13日更新 以下の@WhatRoughBeastのコメントに従って、R / 10（1k）負荷でR2R出力を測定してみました。今、スパイクが見えます！また、かなりうるさいようです...これは以前に気づき、電源レールと仮想グランドに10uFのコンデンサを使用して修正しようとしました。ノイズを減らすという意味で「機能しました」が、DAC出力を滑らかにするために小さなキャップを取り付けようとしたときに言及した発振/リンギングも導入しました。これらはすべて明らかに関連していますが、方法がわかりません。 ちなみに、@ Brian Drummondが先ほど提案した100オームの抵抗を試してみましたが、結果の信号は非常に不鮮明でノイズが多いため、何が起こっているのかわかりません。 ここでのポイントは何ですか？問題は、明らかに@WhatRoughBeastが特定したMSBの動作です。それとノイズは、R2Rネットワークを流れる電流が増えると悪化するようです。大丈夫、R2R信号を非反転オペアンプでバッファリングしてから他の何かをする前に考えましたが、そうするとスパイクも見えます。それを除外し、それを心配しない唯一の解決策はありますか？

11 operational-amplifier  dac  r2r 

近くにコンセントがない場合に使用できるように、バッテリ駆動の調整可能なSMPSを作成したいので、このトピックに関する詳細情報や提案をお願いします。これを基にしているSMPSチップはLM2733です。 電源は、LiPo、電圧出力3V〜25V、最大500mAです。 SMPSチップをデジタルで制御できる方法はいくつかあります。1つは、SPIまたはI2Cを介してMCUで制御されるデジタルポットです。1024のステップポットで20mVのステッピングが得られます。これで十分です。私がデータシートで見たのは、ポットはデジタル抵抗器で5Vまでしか上がることができないということです。それはそのような設計の制限要因でしょうか？この方法は、私が見るものから、最も単純で最も要求の少ない方法のようです。 もう1つの方法はDACを使用することですが、SMPSのスイッチング速度よりも速くする必要があるかどうかはわかりません。データシートでは、出力コンデンサの前に分圧器が常に見えるためです。問題は、フィードバックピンが何を見たいのかわからないことです。インダクタからのランプアップとダウンの全体が必要であり、それを基準電圧と比較しますか、それとも単に各サイクルの平均電圧を見つけますか？ {this question}に似ていることは承知していますが、さらに情報やディスカッションを探しています。

9 power-supply  potentiometer  switch-mode-power-supply  dac 

PCM1794（電流出力）やPCM1793（電圧出力）などの多くのDACは、差動出力を備えています。差動アンプを介して出力信号をグラウンド基準のACに変換する簡単な方法以外に、これの利点は何ですか。

8 dac 

私は電気工学に不慣れで、最初にやりたいプロジェクトはデジタルアナログオーディオコンバーターの作成です。これを行う良い方法は、変換にR-2R構造を使用することであることがわかりました。 私は自分自身に挑戦し、回路のデジタル部分からゼロから始めたいと思います。それを構築するのに役立つ解決策がウェブ上で本当に見つからないという事実は別です。私は回路シミュレーションプログラムを手に入れて設計を始めましたが、使用する可能性のあるあらゆる種類の電子機器をWebで検索しています。 今、私はDACの原理を理解している近所のどこかにいると思いますが、経験を積んだ誰かが私が実際にそれを取得するかどうかを確認するのを手伝ってくれると助かります。これはそれを求めるのに適切な場所ですか？ もしそうなら、これは私が設計した回路です： 各チャネルに出力ラッチ付きのシフトレジスタを使用し、Q7Sを1つからもう1つにリンクしてデータを供給しました。オーディオファイルがブロックで左右のチャンネルを交互に、またはその逆に交互になっていることは正しいですか？例：8ビットファイル：左の場合は0010 0111、右の場合は0010 0110？ ここで使用したシフトレジスタは74HC595です。ビットをシフトインすると、ピン以外のピンが（一時的に）アクティブになります。ラッチ[STCPピン]がトリガーされると、ビットはシフトレジスタからストレージレジスタに転送され、対応するピンに値が直接出力され、次の16ビットが許可されるまでアクティブのままになります。 次に、水晶があります。私は、方形波信号を使用して、適切な発振周波数（24,576MHz）の水晶を模倣しました。DACが必要とする周波数を出力するために周波数が分割されるカウンターに供給します。この場合、サンプル周波数は192.000kHzでなければならず、したがって、データがシフトインされる周波数は3.02MHz（192.000 x 16ビット）でなければなりません。192.000kHzのクロック速度は、STCPをトリガーするために使用されます。 次に行うことは、ソース（ラズベリーなど）からI2Cを介してDACのバッファーにデータを読み込み、そこからビットをここにある回路にクロックする方法を理解することです。 私が正しい方向に進んでいる、または私が正しい方向に進んでいないと思われる場合は、お知らせください。 ありがとう！ロジェ ちなみに、私が構築したいDACは96kHZでチャネルあたり少なくとも24ビットであることを言及するのを忘れていました。この脅威には多くのスペースを必要とし、後で追加するのは難しくありません。それは同じ原則です。

8 dac  register