8ビットステレオオーディオR-2R DAC、これは正しい方法ですか？

私は電気工学に不慣れで、最初にやりたいプロジェクトはデジタルアナログオーディオコンバーターの作成です。これを行う良い方法は、変換にR-2R構造を使用することであることがわかりました。

私は自分自身に挑戦し、回路のデジタル部分からゼロから始めたいと思います。それを構築するのに役立つ解決策がウェブ上で本当に見つからないという事実は別です。私は回路シミュレーションプログラムを手に入れて設計を始めましたが、使用する可能性のあるあらゆる種類の電子機器をWebで検索しています。

今、私はDACの原理を理解している近所のどこかにいると思いますが、経験を積んだ誰かが私が実際にそれを取得するかどうかを確認するのを手伝ってくれると助かります。これはそれを求めるのに適切な場所ですか？

もしそうなら、これは私が設計した回路です：

各チャネルに出力ラッチ付きのシフトレジスタを使用し、Q7Sを1つからもう1つにリンクしてデータを供給しました。オーディオファイルがブロックで左右のチャンネルを交互に、またはその逆に交互になっていることは正しいですか？例：8ビットファイル：左の場合は0010 0111、右の場合は0010 0110？

ここで使用したシフトレジスタは74HC595です。ビットをシフトインすると、ピン以外のピンが（一時的に）アクティブになります。ラッチ[STCPピン]がトリガーされると、ビットはシフトレジスタからストレージレジスタに転送され、対応するピンに値が直接出力され、次の16ビットが許可されるまでアクティブのままになります。

次に、水晶があります。私は、方形波信号を使用して、適切な発振周波数（24,576MHz）の水晶を模倣しました。DACが必要とする周波数を出力するために周波数が分割されるカウンターに供給します。この場合、サンプル周波数は192.000kHzでなければならず、したがって、データがシフトインされる周波数は3.02MHz（192.000 x 16ビット）でなければなりません。192.000kHzのクロック速度は、STCPをトリガーするために使用されます。

次に行うことは、ソース（ラズベリーなど）からI2Cを介してDACのバッファーにデータを読み込み、そこからビットをここにある回路にクロックする方法を理解することです。

私が正しい方向に進んでいる、または私が正しい方向に進んでいないと思われる場合は、お知らせください。

ありがとう！ロジェ

ちなみに、私が構築したいDACは96kHZでチャネルあたり少なくとも24ビットであることを言及するのを忘れていました。この脅威には多くのスペースを必要とし、後で追加するのは難しくありません。それは同じ原則です。

• はい、これは質問をするのにぴったりの場所です。
• はい、R-2Rトポグラフィーは、自作DAC（PWMを使用したwkthout）を設計する最も簡単な方法です（そして私は最良だと思います）。
• あなた自身に挑戦することに関しては、あなたは私と同じくらいマゾヒスティックであるかもしれないように聞こえます（勇気を持つためのクドス！）。これは、初心者にとって本当に複雑なプロジェクトです。
• R-2R抵抗ストリング（およびおそらく接続されているオペアンプ）は、実際には8ビットDACです。

これが私が考えていることです：

残念ながら、R-2Rラダーがこのアプリケーションで電流ディバイダーとして機能すると言っている場合、R-2RラダーDACのウィキペディアページは正しくありません。R-2Rラダーは電流分割器として使用できますが、実際にはここでは分圧器として機能します。詳細な分析は次のとおりです。

ラダーのLSBだけを考えてみます。

^{この回路のシミュレーション – CircuitLabを使用して作成された回路図}

スイッチの位置に関係なく、この単純な分圧器のテブナン抵抗はちょうどRです。テブナン電圧源の値は0Vまたは1/2×Vrefです。

ここで、R-2Rラダーの次のステージを追加するとどうなるかを考えます。

^{この回路をシミュレート}

これは、電圧の組み合わせの数が増えたことを除いて、最初のケースと同じ種類の分圧器であることがわかります。ただし、この回路のテブナン抵抗はまだ Rのままで、テブナン電圧源は0 / 4、1 / 4、2 / 4または3/4×Vrefです。

誘導により、ラダーに任意の数のステージを追加できることがわかります。唯一の効果は、テブナン電圧源の値の選択肢の数が各ステージで2倍になることです。ソース抵抗は、どのステージ数でもまったく同じです。

負荷インピーダンスが無限大の場合、ラダーの出力電圧はテブナン電圧と正確に一致します。ただし、負荷に抵抗の有限値がある場合、唯一の効果は、テブナンのソース抵抗を使用して分圧器を作成し、出力電圧を一定の比率でスケーリングしますが、DACの基本的な精度や直線性には他の影響を与えません。

Rogierの元の回路（問題の回路）では、オペアンプが反転構成になっていることに注意してください。これは、R-2Rラダーの出力が仮想グラウンドに直接接続されていることを意味します。これは、出力値が実際にはRth（単なるR）を流れる電流であり、この電流がオペアンプのフィードバック抵抗にも流れることを意味します。オペアンプからの出力電圧は、これら2つの電流を等しくするために必要な電圧であり、-Rfb / R×Vthになります。彼は2Rのフィードバック抵抗を使用しているため、出力は最終的に-2×Vthになります。

R-2Rラダーが分圧器として使用されているのか、電流分圧器として使用されているのかについて、多少の混乱があるようですので、これとOPの回路の主な違いを示すために、後者がどのように機能するかを示します。

^{この回路をシミュレート}

2R抵抗を流れる電流はバイナリで重み付けされることに注意してください。これが機能するのは、どのトリプルジャンクションから見ても右側の実効抵抗も2Rだからです。したがって、左から流れる電流は、常に下の分岐と右の分岐に等分されます。

ここで重要な前提は、すべてのレッグが同じ電圧（この場合はゼロ）に接続されていることです。また、接合ノードの電圧も2進数で重み付けされていることに注意してください。

これを使用して、次のように電流出力 DAC を構築できます。

^{この回路をシミュレート}

この回路の抵抗器の電流は前の図とまったく同じです。これは、各スイッチがどの位置にあるかに関係なく、対応する抵抗器が $\overline{\text{Iout}}$ バス、または仮想地上 $\text{Iout}$バス。2つのバスの電流は常にIrefになります。オペアンプは出力電流を電圧に変換でき、電圧範囲は単純に-Iref×R7です。