タグ付けされた質問 「pcb-design」

電子回路のコンポーネントを搭載するボードの設計について。それらを構築することについての質問については、代わりにPCB製造を使用してください。質問が特定のCADツールに固有のものである場合は、使用しているツールとバージョンを伝えます。

4
ボードを大きくすることで、PCBのレイヤー数を減らすことは常に可能ですか？
2層PCBはプロトタイプを作成するのに非常に安価です。4層PCBは、ほぼ4倍高価です。トレース長を一致させる必要があるDDR3 RAMを使用するデザインがあります。ただし、コストも抑える必要があります。より大きな2層PCBを採用する方が、4層PCBに比べて経済的であることがわかります。4の代わりに2層PCBを使用すると、設計上問題なく動作しますが、トレースの長さははるかに長くなりますか？ 4層PCBが2層PCBに比べてはるかに高価なのはなぜですか？2-4層からの価格差は大きいですか？なぜか知りたいのですが？RAMが搭載されている場合、ほとんどの商用デザインは4層を使用しているようです。しかし、彼らはそのような安い価格で売ることができます。私は大量生産が本当に役立つことを理解していますが、実際にはPCBコストはどれくらい下がっていますか？LETSは、4層PCBを作るために少量で4ドルであると言いますか？100個でいくらですか？
2
隔離スペースのエアギャップ
下の写真はPSUのものです。8mmのアイソレーションにエアギャップを配置した理由は何だったのでしょうか。これは、隔離を改善するためのものですか、それともサーマルリリーフを提供するためですか？
5
回路図とPCBデザイン
回路図とPCBデザインという用語は、区別なく使用されるだけでなく、同じ意味で使用されていると聞きました。これらは同じものですか、それとも異なる設計図のセットを表していますか？後者の場合、それらの違いは何ですか？彼らはどのような種類の情報を伝えますか？ たとえば、次のArduinoの例を見てみましょう。回路図とボードの別々の図を示しています。
3
この回路基板の金色の部分は何ですか？それは何のためですか？
以下のPCBはワイヤレスアクセスポイントに属しています。 赤い丸で示されている回路の金色のような部分は誰か説明できますか？どんな素材ですか？それの機能/用途は何ですか？ 左の2つの円はPCBの反対側で同じレイアウトになっていて、上には何も配置されていません。右の円は、ワイヤレスチップセットの真下にあります。 PS PCBで使用されている適切な名前やテクニックがわからないため、良いタイトルを思い付くことができませんでした。自由に編集してください。
3
ミニUSBレセプタクルと適切なPCBレイアウト
CY7C68013AベースのPCBを配線しているときに、通常のUSB BレセプタクルとミニUSBの同等物がD +とD-を効果的に交換していることに気づきました。 チップは通常のサイズのレセプタクル用に準備されたようです（チップの方を向いている場合、DPは左側にあります）。一方、ミニUSBの場合、トラックの1つをレセプタクルの下にルーティングする必要があります。 本当にこんな感じなのか、それとも台無しにしたのか？トラックの1つを別の方法でレセプタクルパッドの周りに移動する必要がある一方で、トラックのインピーダンスと長さの制約を維持するにはどうすればよいですか？
9 pcb  usb  pcb-design 
2
STM32 MCU PCBレイアウトのレビュー（クリスタル＆デカップリング＆ADC）
前書き： STM32を使用してはんだごてを制御することで、初めてホビーエレクトロニクスを設計しています。PCBレイアウトの多くのドキュメントを読み、またこのフォーラムから多くの情報を読みました。これが私の最初の結果です。このデザインをPCB製造で製造させます。 これは私の最初の試みなので、この設計を工場に送る前に、私が間違っているかどうかを確認するためのアドバイスをお願いします。 このPCBは2層PCBになります。 部品は手ではんだ付けされます。 EAGLE教育版のPCBを設計しています。（2層のみ） クリスタルレイアウト： このドキュメントから私は学びました： OSC信号を保護するために、最下層にGNDアイランドを、最上層にガードリングを設ける。 分離されたグランドアイランドは、最も近いMCUのグランドに接続する必要があります。 ガードリングは、グランドアイランドにビアを介してステッチする必要があります。 信号が絶縁接地領域を通過することはありません。 OSCの信号経路は可能な限り対称である必要があります。 OSCの信号経路は可能な限り短くする必要があります。 負荷Cのリターンパスはグラウンドアイランドへのビアを経由 私のOSCは8 Mhzで実行しています。負荷Cは18 pFです。 ルールを正しく理解できて、ホビーボードの範囲でレイアウトもちゃんと出来ているといいですね。 電力とデカップリングC： 私は0603キャップを使用しています。グランドプレーン全体を可能な限り維持したいので、信号トレースを最下層に移動させたくありません。しかし、最上位層にデカップリングCを維持することもできません。そのため、デカップリングCを最下層に移動しました。トレースと最上層のデカップリングCの両方を行うことができるアイデアを提供できる場合は、非常に高く評価されます。 私がルールとして得たもの： デカップリングCは、VDD / VSSペアのできるだけ近くに配置する必要があります。 電源は、最初にデカップリングCを通過し、次にVDD / VSSピンに到達します。 MCUにはローカル+ 3V3およびGNDがあります。そして、それらは単一のポイントから供給されます。 平面図はカットしないでください。 VDDAの場合、フェライトビーズが必要です。 複数のCが必要な場合は、小さい値のCをVDD / VSSペアの近くに配置します。 私のレイアウトが妥当かどうか教えてください。 ADC信号： 私のアプリケーションでは、はんだごての先端にある熱電対信号が必要です。チップの内部にはヒーター抵抗と熱電対があり、熱電対と熱抵抗は共通の帰路を共有しています。熱電対電圧は、ヒーター電圧が印加されていない期間に測定されます。 非常にシンプルな非反転オペアンプを使用して信号を増幅しています。私が心配しているのは： ヒーター要素のリターン電流がMCUに大きな障害を与えるかどうか。（熱電対電圧はヒーター電流が流れていないときにのみ測定されるため、電流がオペアンプに影響を与えているかどうかは問題ではありません） OPアンプのVSSをグランドプレーンに直接接続する方がいいですか、それとも設計で行ったように熱電対（-）に接続する方が良いですか？または他のオプション？ 回路図： STM32F103C8T6を使用しています。データシートによると、VDD / VSSペアでは0.1uFおよび2x 10uF。高速信号の場合、エッジ抑制を上げるために抵抗を配置しました。リセットラインをフィルタリングするためのキャップが配置されています。SDOトレースを使用してポートをデバッグするためにSWIOを使用しています。 次のセクションは、現在のPCB設計です。 -回路図： -上： 破線は、VDDピンと+ …
2
トレース長の許容差の計算-高速PCB設計
RGBアナログデータをデジタルに変換するADC ICとビデオ形式コンバーターをインターフェイスする必要があります。このADCとコンバータ間の接続は、約170MHzでクロックする20ビットのデータバスです。PCB領域の制約があるため、このデータバスのトレース長を完全に一致させることはできません。送信先での信号取得に影響を与えないように、周波数に応じてトレース長の許容誤差が一致していると聞きました。 私の質問は、高速PCB設計でトレース長の許容誤差を計算する方法ですか？（差動ペアルーティングおよび高速データバスルーティング）
1
DDRメモリパッケージとフットプリントの背後にあるPCBレイアウト関連の推論はありますか？
BGA DDRパッケージには独自のフットプリントがあります。デバイスの両側に2列のパッドがあり、その間に空の列があります。 これらのパッドの配置（PCBレイアウトの観点から）の背後に理由はありますか、それともddr3シリコンダイの設計の結果にすぎませんか？ より具体的には、私が不思議に思っているのは、ボードの両側に、直接向かい合って、または互いに非常に近くにDDRモジュールを配置するためのヒント/トリック/ガイドラインはありますか？
9 pcb-design  layout  ddr  ddr2  ddr3 
3
差動トレース間の中間-それはどれほど悪いですか？
一部のLVDS 2.5信号を含むボードで作業しています。ボードレイアウトについて私が読んだすべてのガイドは、差動トレースの間にビアを置かないように言っています。たとえば、このガイド 場合によっては、次のように差動ペアをルーティングする方がはるかに簡単です。 B5とB6を見ると、電源パッド（ビアがすぐ隣にある）を回って一緒に進みます。いくつかのグランドパッドでもそれを実行したいと思います。 それを行わない場合、5 milではなく3 milのトレースとスペース、または4層ではなく6層のボードが必要になります。痛い。 問題は、これが本当にどれほど悪いのかということです。LVDSラインに結合された10 mV、または100 mVを期待する必要がありますか？ BGAは1.0mmピッチで、トレースは7.7 mil間隔で5 mil間隔で100オームの差です（ただし、BGAをエスケープしている間はおそらく5/5）。最上層は信号で、その下0.23 mmで接地してから電源を供給します。BGAはArtix-7 XC7A15Tです。 更新 LVDS信号は600MHz DDRでクロックされます。 更新私は、各ラインの異なる方向のLVDSラインへの電源/グランドカップリングの電流スパイク、つまり、レシーバーが間違った（または不確定な）値を読み取るのに十分なほど、1つのラインを高く、他のラインを低くすることについて、より心配しています。 。インピーダンスの不連続性や反射についてはそれほどではありません。しかし、私は本当にわかりません...それは単なる直感です。
2
デジタル回路でとんでもないことになる前の最も厚いPCBトラック
わかりました、あなたは私をばかげていると呼ぶことができます。 しかし、PCBを作成するとき、他の人がおそらく5〜8milの幅を使用するものも含めて、すべてのワイヤーに厚いPCBトレースを作成する習慣を身につけるようになりました。 また、トレースが厚いと、ジャンクプリンターを使用してアートワークを印刷し、フォトレジスト方式で適切なPCBを作成できることにも気付きました。トラックが細い場合、プリンターはトレース自体のサイズ（5〜8ミル）の穴を印刷することがあります。いいえ、私は常にオフィスストアを使用して印刷する時間があるとは限りません。 現在、私のボードに設定した最小値は、12milのクリアランスを持つトレースの場合、12milの幅です。電源（アースを除く）については、標準のICパッドの幅をカバーするために、少なくとも40または50milを目指します。グランドの場合、最大24milを使用するので、ピンの中間にフィットします。 私の回路のほとんどは5VDCで給電されていますが、一部は3VDCで給電されており、大音量のオーディオを出力する回路の一部と無線モジュールも備えています。 私は7805電圧レギュレータを問題なく使用したので、回路全体で合計1.5A未満の電流を使用していると結論付けることができます。 だから私の質問は、私は私の大きなトレース幅でやりすぎですか？もしそうなら、私はトレース幅の絶対最大値として何を使用するべきですか、そしてなぜですか？ はい、私はグランドプレーンを使用し、すべてのPCBは片面です。 メモを追加しました 私のボードの大部分を一度に通過する最大速度はクリスタルのおかげで24Mhzですが、これらの2つのトレース（クリスタルがマイクロに接続する場所）は長さが1/2インチ未満で、幅は約40ミルです。最大2つの45度の曲げ。
4
PCBのエアギャップ層とは何ですか？
仕事では、見積もりと最終的な製造のために送信する必要がある多層PCB設計を継承しました。「AIRGAP」というラベルの付いた2つの内部レイヤーが含まれています。これらのエアギャップ層の目的は何ですか？ The board stackup is as follows: 1. Top Silkscreen 2. Top Soldermask 3. Top Copper 4. Ground Layer 5. Ground Layer Airgap 6. VCC Layer 7. VCC Layer Airgap 8. Bottom Copper 9. Bottom Solder mask ボードの最高電圧は約40ボルトなので、高電圧設計だとは思いません。 これは4層以上と見なされますか？私たちが送ったボードハウスのいくつかも混乱しています。
5
SMDセンサーのはんだ付け-PCBをエッチングしないオプション？
このセンサーを分解したいのですが。自分のPCBを設計およびエッチングするための機器がありません。 ほとんどのセンサーは標準的な寸法で提供されていますか？このようなブレークアウトPCBを見つけるにはどうすればよいですか？ 寸法はデータシート（下記）と5-SMDの表記にリストされていますが、適切なボードを見つけることができませんでした。 私はこれを間違えていますか？リード線はありませんが、はんだがパッドの下をうまく流れると思います。 ありがとう。 更新：両方を行うことになりました-間隔は標準のプロトボードと互換性があったので、最初はそれにはんだ付けしました。しかし、最終的に私はイーグルの使い方を学び、約20ドルでボードを製造しました。絶対にお勧めします。
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.