STM32 MCU PCBレイアウトのレビュー(クリスタル&デカップリング&ADC)


9

前書き:

STM32を使用してはんだごてを制御することで、初めてホビーエレクトロニクスを設計しています。PCBレイアウトの多くのドキュメントを読み、またこのフォーラムから多くの情報を読みました。これが私の最初の結果です。このデザインをPCB製造で製造させます。

これは私の最初の試みなので、この設計を工場に送る前に、私が間違っているかどうかを確認するためのアドバイスをお願いします。

このPCBは2層PCBになります。

部品は手ではんだ付けされます。

EAGLE教育版のPCBを設計しています。(2層のみ)

クリスタルレイアウト:

このドキュメントから私は学びました:

  • OSC信号を保護するために、最下層にGNDアイランドを、最上層にガードリングを設ける。
  • 分離されたグランドアイランドは、最も近いMCUのグランドに接続する必要があります。
  • ガードリングは、グランドアイランドにビアを介してステッチする必要があります。
  • 信号が絶縁接地領域を通過することはありません。
  • OSCの信号経路は可能な限り対称である必要があります。
  • OSCの信号経路は可能な限り短くする必要があります。
  • 負荷Cのリターンパスはグラウンドアイランドへのビアを経由

私のOSCは8 Mhzで実行しています。負荷Cは18 pFです。

ルールを正しく理解できて、ホビーボードの範囲でレイアウトもちゃんと出来ているといいですね。

電力とデカップリングC:

私は0603キャップを使用しています。グランドプレーン全体を可能な限り維持したいので、信号トレースを最下層に移動させたくありません。しかし、最上位層にデカップリングCを維持することもできません。そのため、デカップリングCを最下層に移動しました。トレースと最上層のデカップリングCの両方を行うことができるアイデアを提供できる場合は、非常に高く評価されます。

私がルールとして得たもの:

  • デカップリングCは、VDD / VSSペアのできるだけ近くに配置する必要があります。
  • 電源は、最初にデカップリングCを通過し、次にVDD / VSSピンに到達します。
  • MCUにはローカル+ 3V3およびGNDがあります。そして、それらは単一のポイントから供給されます。
  • 平面図はカットしないでください。
  • VDDAの場合、フェライトビーズが必要です。
  • 複数のCが必要な場合は、小さい値のCをVDD / VSSペアの近くに配置します。

私のレイアウトが妥当かどうか教えてください。

ADC信号:

私のアプリケーションでは、はんだごての先端にある熱電対信号が必要です。チップの内部にはヒーター抵抗と熱電対があり、熱電対と熱抵抗は共通の帰路を共有しています。熱電対電圧は、ヒーター電圧が印加されていない期間に測定されます。

非常にシンプルな非反転オペアンプを使用して信号を増幅しています。私が心配しているのは:

  • ヒーター要素のリターン電流がMCUに大きな障害を与えるかどうか。(熱電対電圧はヒーター電流が流れていないときにのみ測定されるため、電流がオペアンプに影響を与えているかどうかは問題ではありません)
  • OPアンプのVSSをグランドプレーンに直接接続する方がいいですか、それとも設計で行ったように熱電対(-)に接続する方が良いですか?または他のオプション?

回路図:

STM32F103C8T6を使用しています。データシートによると、VDD / VSSペアでは0.1uFおよび2x 10uF。高速信号の場合、エッジ抑制を上げるために抵抗を配置しました。リセットラインをフィルタリングするためのキャップが配置されています。SDOトレースを使用してポートをデバッグするためにSWIOを使用しています。

次のセクションは、現在のPCB設計です。

-回路図:

ここに画像の説明を入力してください

-上:

破線は、VDDピンと+ 3V3プレーンを分離するための3V3カットアウトです 上層 MCU close top

-底:

破線は、VSSピンとGNDプレーンを分離するためのGNDカットアウトです 最下層 MCUの下部を閉じる

-アナログ部分:

オペアンプ

-はんだ付けチップの構造:

ここに画像の説明を入力してください

私が提供した情報がフィードバックを生成するのに十分であることを願っています。

また、デザインルールに対する私の理解が正しいかどうかも教えてください。

よろしくお願いします。

宜しくお願いします。


どのSTM32ですか?正確なタイミングが必要ですか?
Jan Dorniak

また、回路図が役立ちます。
Jan Dorniak

こんにちは、コメントありがとうございます。編集にMCU部分の回路図を追加しました。MCUはSTM32F103C8T6です。正確なタイミングが必要だとは言いません。しかし、私は、アプリケーションが「正確なタイミングが必要」と見なされるのにどのくらいタイトになるのだろうかと思っています。+/- 100 nsの精度?800kHz PWMはWS2812Bを制御しています。許容誤差は+/- 150 nsです。私はブレッドボードでこのデザインを試し、osciで測定しました。できます。PCBの信号はブレッドボードよりも悪いのでしょうか?
MinShu Huang 2018

おそらく私の側の間違った表現。もっと時計の精度の線に沿って-私はあなたがその水晶をまったく必要としないと思います。HSIオシレーターは、約+/- 3%の何かを持つ必要があります。また、厳密には必要ありませんが、プログラミングコネクタにNRSTを追加すると非常に役立ちます。
Jan Dorniak

2
NRSTルーティングは良さそうです。クリスタルについて-IMHOそれはやり過ぎに見えます。すべてに対して単一のグラウンドを使用する25 MHzクリスタルを使用したボードを見たことがありますが、私は専門家ではありません。また、私は水晶とMCUの間にキャップを入れるように教えられましたが、それは私のオフィスで伝えられた知識です。
Jan Dorniak 2018

回答:


2

すぐにそれをすくい取りましたが、2つのことが私を悩ませています。

  • MCUの最上層の点線は何ですか?それはどういうわけか銅層に終わった別の層からのある種の輪郭のように見えます。削除する必要があります。そうしないとショートの原因になります。
  • アナログ部分では、一部のトレースと(主に)接地された銅の注ぎ口の間隔が非常に小さいようです。製造上の問題やショートの原因となる場合があります。EAGLEには、ネット(トレース)から銅の注ぎ口までの最小距離を定義する設定が必要です。

    影響を受けた領域に黄色の円を配置しました:

強調表示された領域のあるレイアウト


点線は、多角形の輪郭を示しています。Eagleが流し込み/ポリゴンを再計算すると修正されます。
Jan Dorniak

こんにちはマルコ、あなたの入力をありがとう。破線はEAGLEからのポリゴンです。ポリゴンラインを非表示にできないので、まだ残っています。編集では、MCUレイアウトのズームインを追加しました。ポリゴンが電源ピンと電源プレーンの分離に使用されていることがわかります。トレース/銅のクリアランスについて述べました。製造元は5ミルのクリアランスを作成できます。DRCに6ミルを設定しましたが、DRCを実行した後、エラーは発生しませんでした。だから大丈夫だと思います。ご参考までに。グリッドはスカラーとして25ミルに設定されています。
MinShu Huang 2018

2

NRSTの220オームのプルアップが強すぎます。チップには内部プルアップが含まれているため、通常はプルアップはありません。しかし、私は抵抗器のための場所を残しますが、それをマウントしないので、必要に応じて後で10kをそこに置くことができます。

BOOT0ピンにプルアップとプルダウンの両方を配置しないでください。ビルドされたitブートローダーを使用する予定がなく、JTAG / SWD経由でのみプログラムする場合は、BOOT0ピンを接地するか、10kをそのままにすることができます。


こんにちはJustme、この古いスレッドに返信してくれてありがとう。BOOT0のプルアップとプルダウンはオプションで、どちらか一方のみ配置されますが、両方配置するつもりはありません。しかし、それでも指摘してくれてありがとう。そして、NRSTピンの内部プルアップを調べます。アドバイスをありがとう!
MinShu Huang 2018
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.