タグ付けされた質問 「ddr」

この記事では、DDR4 SDRAMの帯域幅が約8倍のDDR1 SDRAMであることを示しています。ただし、列アドレスを設定してからデータが使用可能になるまでの時間は、10％（13.5ns）しか短縮されていません。クイック検索により、最速の非同期のアクセス時間が示されます。SRAM（18歳）は7nsです。SDRAMのアクセス時間が非常に遅くなったのはなぜですか？その理由は、経済的、技術的、または基本的なものですか？

22 ram  speed  ddr  latency 

クロックスピードを2倍にし、立ち上がりエッジまたは立ち下がりエッジのいずれかで読み取り/書き込みを行う代わりに、クロックの立ち上がりエッジと立ち下がりエッジごとにDDRラムと読み取り/書き込みを使用するのはなぜですか？ それぞれに賛否両論はありますか？

16 clock  ram  ddr 

同僚と私は、高速信号の長さを一致させるためのさまざまな方法について意見を交わしました。DDR3レイアウトの例を使用しました。 下の画像の信号はすべてDDR3データ信号であるため、非常に高速です。スケールの感覚を与えるために、画像の全体のX軸は5.3mm、Y軸は5.8mmです。 私の主張は、写真の真ん中のトレースのように行われた長さの一致はシグナルインテグリティに有害である可能性があるということですが、これは単なる直感に基づいていますが、これを裏付けるデータはありません。画像の上下のトレースの方が信号品質が良いはずだと思いましたが、繰り返しになりますが、この主張を裏付けるデータはありません。 これについてのあなたの意見、特に経験を聞きたいと思います。高速トレースと長さを一致させるための経験則はありますか？ 残念ながら、使用しているFPGAのIBISモデルをインポートするのが難しいため、SIツールでこれをシミュレートできませんでした。できれば報告します。

10 pcb-design  impedance-matching  high-speed  ddr  serpentine-trace 

BGA DDRパッケージには独自のフットプリントがあります。デバイスの両側に2列のパッドがあり、その間に空の列があります。 これらのパッドの配置（PCBレイアウトの観点から）の背後に理由はありますか、それともddr3シリコンダイの設計の結果にすぎませんか？ より具体的には、私が不思議に思っているのは、ボードの両側に、直接向かい合って、または互いに非常に近くにDDRモジュールを配置するためのヒント/トリック/ガイドラインはありますか？

9 pcb-design  layout  ddr  ddr2  ddr3