タグ付けされた質問 「pcb-design」

電子回路のコンポーネントを搭載するボードの設計について。それらを構築することについての質問については、代わりにPCB製造を使用してください。質問が特定のCADツールに固有のものである場合は、使用しているツールとバージョンを伝えます。

2
バック/ブーストDC / DCコンバーターのルーティング
電源のレイアウトについてサポートが必要です。必要な経験がないため、最初の2回のイテレーションは失敗しました。コストのかかる別の実行を避けたいのですが。 完全を期すために、前の（関連する）質問を次に示します。 昇降圧スイッチングレギュレータのノイズの問題 私のデバイスはリチウムイオンバッテリーを搭載していますが、3.3Vの動作電圧が必要です。したがって、Vin = 2.7-4.2V、Vout = 3.3Vです。私はLTC3536降圧/昇圧スイッチング・レギュレータを使用することにしました：http://cds.linear.com/docs/en/datasheet/3536fa.pdf 基本的に、1A / 3.3V電源のリファレンス実装（データシートの1ページ目）を使用しました。回路図は次のとおりです。 3つの個別のグランドプレーンがあります。PGND、バッテリから供給され、LTC3536に接続されます。GND、ピン3から分岐するシグナルグランド、およびGNDプレーンから分岐するアナログセンサーなどに使用されるAGND。 これは2層ボードの最新バージョンです。赤が上、青が下のレイヤーです。LTのデモボードにかなり近いです。VBATTとVCCだけでなく、さまざまなグランドプレーンに注釈を付けました。 設計上の考慮事項 データシートで見つけた推奨事項と、前の質問で得た回答を順守しようとしました。上記のように、3つの異なるグラウンドプレーンを使用し、0オームの抵抗を使用して1点で接続します。VCCのルーティングに星のようなアプローチを使用しようとしました。AVCCは0オームの抵抗を使用してVCCに接続されています。 ご質問 以前のデザインの問題の1つは、チップの側面にあるビアを使用してU3の露出パッドを接続したことです。これには多くのスペースが必要でした。LTがデモボードに露出パッドの直下のビアを追加していることに気づきました。これが可能であることを知りませんでした-これらのビアに何か特別なことをする必要がありますか？ グランドプレーンの配置については、よくわかりません。現時点では、GNDプレーンはピン2/3から分岐しており、0Ω抵抗を使用してAGNDおよびPGNDプレーンに接続されています。この抵抗器の配置は一種のランダムな気圧です。 回路全体は、U3（ピン10）のSHDNに接続するMAX16054ソフトパワーオン/オフICを使用して切り替えられます。MAX16054はVBATTとGNDに接続されています（PGNDではありません）。これは問題を引き起こす可能性がありますか？ コメントをいただければ幸いです！
3
高速信号のトレース長マッチングパターンに関する質問
同僚と私は、高速信号の長さを一致させるためのさまざまな方法について意見を交わしました。DDR3レイアウトの例を使用しました。 下の画像の信号はすべてDDR3データ信号であるため、非常に高速です。スケールの感覚を与えるために、画像の全体のX軸は5.3mm、Y軸は5.8mmです。 私の主張は、写真の真ん中のトレースのように行われた長さの一致はシグナルインテグリティに有害である可能性があるということですが、これは単なる直感に基づいていますが、これを裏付けるデータはありません。画像の上下のトレースの方が信号品質が良いはずだと思いましたが、繰り返しになりますが、この主張を裏付けるデータはありません。 これについてのあなたの意見、特に経験を聞きたいと思います。高速トレースと長さを一致させるための経験則はありますか？ 残念ながら、使用しているFPGAのIBISモデルをインポートするのが難しいため、SIツールでこれをシミュレートできませんでした。できれば報告します。
3
ブラインド/埋め込みvsスルーホールビア？
私はPCB設計を学ぼうとしています、そして私が読んで見たものから、3つの異なるタイプのビアがあるようです： スルーホール-ボードを完全に通り抜けます ブラインド-最上層または最下層から、最上層と最下層の間のある層に移動しますが、完全にではありません 埋もれている-上層と下層の間にある それはそうです、私が見する機会を持っていたほとんどの半複雑なボードは4層基板であり、その通常は1つの層はGNDに捧げられて、VCCに別の、そして他の2つは、トレースを持っているよう。私の質問は、パッドまたはトレースを1つの層からGNDまたはVCC層に接続しようとする場合、どの種類のビアが最も適切かということです。私はブラインドまたは埋め込みビアを使用するべきだと思っていたので、私は尋ねますが、私が見てきたほとんどのボードは、ホールビアを介して使用しているようで、接続されていないレイヤーのビアの周りにストップがあるだけのようですに。ブラインドまたは埋め込みビアを使用する代わりにその方法を使用する理由はありますか？
10 pcb  pcb-design  layout  eagle 
2
ICの下にVCC / GNDトレースのラッツネストがあるのは正常ですか？
mspaintと同等の12Vリニア電源を配線してから15年ぶりに行った、単純な基板を配線しようとしています。このボードは主にLPC2387で構成されています。LPC2387は、さまざまな+ 3.3VおよびGND接続を必要とするLQFP100 ICです。 この配線の配線をいじくり回してみると、GNDのみを配線しても、ICの裏側には小さなネズミの巣の配線があることに気が付きます。この戦略を使用して、ICに電力を供給するためだけに、その下に巨大なビアの山が必要になります。 これは正常ですか？私はこれについてすべて間違っていますか？
2
ADC接地の接地
高速で高解像度のADC、特に並列出力を備えたADCは、通常、別の電源ピン（DRVDD、（ドライブvdd）またはOVDD（出力vdd））を備えています。デジタル出力信号が切り替わります。 ほとんどのADCデータシートでは、デバイスの真下に切れ目のない単一のグランドプレーンを推奨し、OGNDとGNDを可能な限り最小のインダクタンスでこのプレーンに接続します。 1つのボード上にこれらのADCのいくつかがある状況があります。PCBに複数のADCがある場合でも、「単一の途切れのないグランドプレーン」の推奨事項が依然として適用されるかどうか疑問に思っています。 私たちの設計では、GND（VDDのグランド）用とOGND（OVDDのグランド）用に1つずつ、2つの別個のグランドプレーンを使用し、これら2つのプレーンをPCBのエッジ近くに接続しました。ジャック。 任意のアイデア、実世界の例、または参照ドキュメントへのリンクは高く評価されます。
2
ESDダイオードレイアウトの推奨事項
DB25 I / Oコネクタ、スルーホールがあります。ピンは、ESD、特にIEC 61000-4-2から保護したいSMT MCUに接続します。SMTツェナーダイオードを使用してピンを保護したい。 いろいろなレイアウトを考えています。最適なレイアウトでは、DB25とMCUの間にダイオードがあると思います。このようにして、ESDイベントはMCUに到達する前にグランドにシャントできます。 MCU <->ダイオード<-> DB25 ただし、DB25のスルーホールを利用して、配線を簡略化し、必要なビアの数を減らしたいと思います。ただし、そうすることで、ダイオードはDB25の「反対側」に配置されます。 MCU <-> DB25 <->ダイオード これは悪い考えですか？ダイオードが完全に導通し始める前に、十分に速いESDストライクが「分裂」してMCUに到達するかどうかについて、私は少し心配しています。 この場合、MCU <-> DB25トレースが最下層で実行され、DB25 <->ダイオードトレースが最上位層で実行されていれば、緩和されますか？MCUとDB25の間に追加されたビアは、ESD電流が代わりにダイオードを通過することを促進しますか？
10 pcb-design  esd 
2
物理ハードウェアの再利用を改善する良い方法は何ですか？
独自に作成したものに対して、一般的に再利用可能なパーツをどのように選択できますか？ユニークなデバイスを構築するための良いアプローチとは何ですか？それらが不要になったときに、次のプロジェクトで再利用できるパーツに分解することは比較的簡単です？ この質問は、1つまたはいくつかの物理オブジェクトを構築するときに焦点を当てています。「解体のためのデザイン」、一部で使用される技術、持続可能なデザインのものが大量に内蔵された物理オブジェクトに対して、より焦点を当てているが、sはまた、関連する可能性が-そのに焦点を当てたが、別の質問ですか？ ハードウェアに抽象的な設計を再利用することは、別の質問ですでにカバーされています。 私が作成するアイテムはたくさんあります。製品の電子機器の最初（または17番目）のブレッドボードプロトタイプです。生産で使用されるさまざまなユニークなテンプレートとジグ。試験治具など 彼らが耐用年数の終わりに達すると、彼らはスクラップボックスに捨てられます。 私は（a）以前のプロジェクトからまだ出回っているランダムなスクラップ、および（b）この特定のプロジェクトに焦点を合わせた（おそらく近視眼的）新しいものからそれらを構築します。 私は仕方がありませんが、光沢のある新しいものは最終的に3つのカテゴリに分類されます。 aいくつかのもの-無はんだブレッドボード、はんだごて、1/2インチ（12 mm）ソケットレンチ、1/10インチセンターのピンヘッダー、ワニ口クリップ、ベルクロケーブルタイなど-何度も再利用できます。再び。 b一見、非常によく似ているもの（15/16インチソケットレンチなど）は、1つのジョブでのみ使用され、再度使用されることはありません。それらのことはその1つの仕事に必要でしたが、おそらく私はそれらを「投資コスト」として考えるべきです。それらはまだ機能しているので、単に捨てるのはもったいないようです。したがって、それらは最終的にスペースを占有し、無期限にダストを収集することになります。 c一度しか使用できないもの（ジップネクタイ、はんだ付けなど）がある場合がありますが、少し無駄に見えるかもしれませんが（この特定のプロジェクトに近視眼的焦点を当てている場合）、これらの使い捨てアイテムは物事を行う最も安い方法です、そして少なくともそれらは蓄積してスペースをとる傾向はありません。 カテゴリー（b）は最悪です。その部分を何年もの間粉塵が集まるのを見た後に今知っているものを買っていたときに知っていたら、私は少しのお金を節約して、代わりにいくつかの使い捨てのカテゴリ（c）を購入したか、そうでなければもう少しお金を使うでしょう代わりに、より一般的なカテゴリ（a）のパーツを購入しました。（または、おそらくそうではありません。時には、プロジェクトによっては、非常に専門的なパーツが絶対に必要になることがあります）。 購入しようとしている部品がタイプ（b）としてほこりを集める可能性が高いことを事前に認識して、タイプ（a）である可能性が高いものを代用できるようにするためのヒントはありますか？または（c）を入力しますか？実際に再利用したい部品やツールが実際に後で再利用される可能性を高めるための他のヒントはありますか？ 私がこれを1回だけ使用し、その後すべてをトスする1つのオールシンギング、オールダンシング、何でもできる超特化PCBを作成するのではなく、少なくとも一部がデザインになるようにデザインを分割する良い方法があります。後で再利用できますか？ 物理ハードウェアの再利用を改善する良い方法は何ですか？
5
PCBルーティングTジョイント代替
私がこの状況に遭遇したときはいつでも： 私はこのようなTジョイントを作りたいという強い衝動を感じます： しかし、90度は通常眉をひそめています。そのため、このTジョイントのより良い代替品は何ですか？ タイラーの提案に従うと、次のようになります。 しかし、これにはさらに悪い鋭角が含まれています。
3
なぜPCBには常に偶数の層があるのですか？
多くのオンラインPCBファブを見て、ボードをスペックアウトしてガーバーをアップロードするとき、多くの場合、ボードに必要なレイヤー数を選択します。常に、オプションは常に2の倍数です。 なぜそれが予想されるのですか？3つのレイヤーがある場合、グラウンドプレーンを投げることは大したことではありませんが、常に偶数に固執する理由は何ですか？
4
555タイマーに必要なSuper Duper Vdd硬化は、最良の方法は何ですか？
（16ビット）周波数センサー/カウンターに555タイマーを使用しています。 これは、555タイマーによって設定された125msのサンプル時間で読み取られたパルスの数をカウントすることによって機能します。リセットして繰り返す... タイマーを非安定動作で使用しています。 TH（タイムパルスハイ）はサンプリングON信号です。 この時間は、高品質のPOTで設定およびトリミングされます（+/- 5％調整範囲）。 TL（タイムパルスLOW）の立ち下がりエッジでデータラッチの読み取りが開始されます->次にカウンターリセット操作 今私はそれをブレッドボードに載せています。最終設計用のPCBを作成していますが、PCB設計に関する次の問題を解決したいと考えています。 ここに問題があります： 測定された周波数は非常に安定しておらず（+/-〜3Hz @ 25kHz）、安定するまでに時間がかかります。 サンプル時間はVddレールのノイズの影響を受けているためだと思います。すべてのICにデカップリングキャップがありますが、これはブレッドボード上にあるので、これは期待できます。PCBレイアウトの場合、555タイマーが確実に5vにあり、DCDCコンバーターの出力が安定していることを確認します。 これを行う方法について私が持っているいくつかのアイデアを以下に示します。 レールレールオペアンプと4v7リファレンスを使用して、Timer Vdd @ 4v7を調整します フェライトビーズを使用して、タイマーと他のすべてのICをさらに分離します。 タイマーには別のDCDCコンバーターを使用します。 タイマーVddにはリニアレギュレータICを使用します。 タイマーのVdd値を一定に保つためのベストプラクティスは次のうちどれですか。
2
2層PCB上のイーサネットRMII
はじめに：私はイーサネット接続システムを趣味として設計することを目指しています（つまり、十分な時間を費やしますが、あまり費やしたくありません）。私の設計上の制約は、理想的には、最小0.3mmの穴と最小0.15mmのトラック/クリアランスを備えた2層100mm x 100mm PCB、最大0.6mmの薄い合計スタックアップに固執することです。私の既知の製造元で4層PCBを製造するコストは、必要な数量のコンポーネントのコストを超えています（実際には1つだけですが、私の特定のケースでは最大10個のPCBで同じコストがかかります）。 私のアプローチ： Altium DesignerのKSZ8091RNA PHYにRMIIで接続された内蔵イーサネットMACを備えたATSAME54N20マイクロコントローラー。 質問1：私が成功する確率はどれくらいですか？合計高さ0.6mmのスタックアップオプションを使用しても、GNDへの68オームの特性インピーダンスを維持すること（GNDはまだ注がれていません）は不可能と思われますが、最大トレース長は30mm未満で、CLKなどのトレースは4mmです。このような回路でリンギングと反射の問題が発生する可能性はありますか？ 質問2：長さのマッチングは行われていませんが、両方のTXトレースは一緒にルーティングされ、RXトレースから分離されています。厳密な長さのマッチング許容誤差を検討する必要がありますか？ 質問3：ハイライトされたNETは、高インピーダンスに設定される2つの未使用ピンを経由することでビアを節約します。これは一般的な方法ですか？これを行うとシグナルインテグリティは影響を受けますか？ビアを使用する方が良いですか？ 注1： NCピンパッドを介してトレースを実行することについて説明しているトピックを見つけました。私の場合、十分に文書化された未使用のピンについて疑問に思っています。私もこの投稿に出くわしましたが、私はこのボードを自分でリフローはんだ付けする予定があり、そうする経験がないので、ピンを切断したり、チップに作用する不均一な表面張力に対処したりしたくありません。 注2： PHYから磁気回路への100オームの差動インピーダンストラックはまだ実行されていませんが、RMII信号に近づくことなくPHYから出ています。 注3：この機会に、コミュニティの知識と支援に感謝します。誰かが私の投稿が将来役立つことを願っています！ ファローアップ： すべてのRMIIネットの長さは29.9mm +/- 0.1mmに一致していました。 未使用のピンはトレースの実行に使用されませんでした。 スタックアップは総厚1.6mmのボードで構成され、インピーダンスの制御は行われませんでした。 GNDは、いくつかの3.3Vポリゴンと共に注がれる必要があり、どのトラックの下でも違反しません。 このデザインの方が優れていますか？ それはうまくいくように見えますか？ フォローアップ2： -インピーダンスをより一致させるために、グランド付きのコプレーナ導波路が実装されました。 私が見つけたRMIIトレースの正しい伝送線路インピーダンスに対する最も包括的な答えはWikipediaでした： RMII信号は、伝送ラインではなく集中信号として扱われます。終端や制御されたインピーダンスは必要ありません。これを可能にするには、出力ドライブ（およびスルーレート）をできるだけ遅くする必要があります（立ち上がり時間1〜5 ns）。ドライバーは、25 pFの容量を駆動できる必要があります。これにより、最大0.30 mのPCBトレースが可能になります。少なくとも規格では、信号を伝送ラインとして扱う必要はないとしています。ただし、1 nsのエッジレートでトレースが約2.7 cmより長い場合、伝送線路の影響が重大な問題になる可能性があります。5 nsでは、トレースは5倍長くなる可能性があります。関連するMII規格のIEEEバージョンは、68Ωトレースインピーダンスを指定しています。ナショナルセミコンダクターでは、反射を低減するために、MIIまたはRMIIモードのいずれかに33Ω（ドライバー出力インピーダンスに追加）の直列終端抵抗を備えた50Ωトレースを実行することを推奨しています。 その他には、RMII v1.2仕様が含まれています。 すべての接続は、PCB上のポイントツーポイント接続であることが意図されています。通常、これらの接続は電気的に短い経路として扱うことができ、伝送ラインの反射は安全に無視できます。電気的に長いPCBトレースのコネクタも特性インピーダンスも、この仕様の範囲内にはありません。ボードレベルのノイズとEMIを最小限に抑えるには、出力ドライブをできるだけ低くすることをお勧めします。 そして、Sun Microsystemsのガイドライン： MII信号と同様に、GMII信号は、次の式に従って信号の完全性を維持するためにソース終端されます。Rd（バッファインピーダンス）+ Rs（ソース終端インピーダンス= Z0（伝送線路インピーダンス））。 すべてのRMIIネットの長さは40mm +/- 0.1mmに一致していました。 未使用のピンは信号トレースの実行に使用されませんでした。 未使用ピンはGNDおよび3.3V接続に使用されました。 スタックアップは、総厚1.6mmのボードで構成されています。 このデザインの方が優れていますか？ …
2
PCB「タッチ」ボタン
PCBパッドをボタンとして使用できますか？これを使用して、ユーザーが手に持ったときに有効になるはずの回路をオンにすることを考えています。 インスピレーションとして、キーボードのソフトタッチボタンや電卓で使用されているパッドを使用しました。 人体の抵抗はかなり高いので、タッチ入力を検出する適切な回路は何でしょうか？ベアハードウェアのみ。ここではマイクロコントローラーを使いたくありません。
10 pcb  pcb-design  input 
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.