タグ付けされた質問 「layout」

レイアウトは、部品の配置やトレースのルーティングを含むPCBの設計プロセスです。

4
「接続なし」ピンを介してトレースを実行できますか?
いくつかのICは、サポートするよりも多くのピンを持つパッケージで製造されています。たとえば、SO8パッケージのLM317には、4つのV OUTピンと2つのN / C (接続なし)ピンがあります。ルーティングを容易にするためにN / Cピンを介してトレースを実行したいことがよくありますが、ゴーストを放棄するのではないかと思います。存在する場合、N / Cピンの電気的特性に関してメーカーが従う標準または規則は何ですか?または、データシートを精査する必要がありますか、毎回独自のテストを行いますか?

1
PCIe、アイダイアグラムの診断と改善
PCIeを使用する設計を実装しました。PCIeインターフェースが単一のPCB上のチップ間通信レーンとして使用されるという点で多少異なります(たとえば、PCIeコネクタなし)。 ルートコンプレックスデバイスは、PCIe Gen 2準拠のFreescale i.MX6であり、通信するデバイスは、PCIe Gen 3準拠のデバイスであるMarvell WiFiモジュールです。2.5Gbpsで動作するシングルレーンインターフェイスです。 以下に示すインラインキャップの反対側に、適切な差動プローブを備えた高速スコープをはんだ付けすることにより、シグナルインテグリティの測定を行いました。 クロックについては、アイダイアグラムは非常によく見えます。 ただし、TXデータはそれほど多くありません。 WiFiチップにはオンチップ終端があるため、追加の終端が必要になるとは思わないが、間違っている可能性がある。 PCIe周辺機器用にi.MX6プロセッサ内で設定できるレジスタをいくつか見つけましたが、実際に何をするのか正確にはわかりません。ちょっとした試行錯誤も、私にはあまり得られていません。 レイアウトが適切な配線ルールに従っており、PCBが正しいインピーダンスで構築されていることを確認しました。システムにジッタがあることは明らかですが、反射またはディエンファシスの問題があるようです。誰かがアイダイアグラムで間違っていると説明したり、修正する方法を提案したりできることを望んでいます。 乾杯!

1
高加速のための設計
非常に高速で回転するロボットアプリケーション用のボードの設計を検討しており、考慮すべき特別な点があるかどうか疑問に思っています。ボードの端が中心から50mmの状態で、6000rpmの球場になります。それは約2000gの一定の加速であり、その数倍の衝撃があります。ボードをショックマウントすると、突然の加速は減りますが、回転加速度は減りません。 通常のPCBデザインとはどう違うのですか?貫通穴は表面実装よりも優れているでしょうか?加速度をボードに平行にする(望ましい)か、垂直にするために、ボードをどの方向に向けるべきですか?どの方向にコンポーネントを向けるべきですか?コンフォーマルコーティングまたはポッティングは良いアイデアでしょうか?修理性と重量のために、私はそうしないことを望みます。コンポーネントの内部構造自体は、どのような加速で破壊し始めますか? また、これはこれを尋ねるのに間違った場所かもしれませんが、この環境のリチウムポリマーポーチバッテリーの最適な方向は何ですか?

5
スイッチング電源をブレッドボード上に構築できますか?
私は、LT1076-5やLM2576コントローラーICのようなものを使用して、スイッチング電源(最初に)をまとめるというアイデアをいじっています。これらのICは、外部部品数が少なく、比較的低いスイッチング周波数(56kHz〜100kHz)です。コントローラーICのデータシートを読むのに少し時間を費やしてきましたが、いくつかのコンポーネントの配置が設計にとって重要であることは明らかです。ブレッドボード上で電源を作成してテストし、後でブレッドボードレイアウトのプロトタイプボードに移動することをお勧めしますか、それが可能かどうかは疑問です。 私が超高効率を必要としない場合(スイッチャーは〜35Vを落とす際にリニアより優れている必要がありますか?)、それは違いを生みますか?それとも、まったく機能しない可能性が高いのでしょうか?

2
PSoCの混合信号PCBレイアウト
アナログセンシングアプリケーション用のPCBを開発しています。PSoC3の内部ADCを使用します。いつものように、アプリケーションは非常にスペースに制約があるため(11mm x 21mm)、PCBレイアウトで妥協する必要がありましたが、これは大きなPCBではできなかったでしょう。 このボードは、調整された6Vから供給され、2つの5Vリニアレギュレータが含まれています。デジタル電源用のMCP1702、およびアナログ電源用のMIC5205。ボードは5つのA1324ホール効果センサーを検出しています。各ホール効果出力信号は、100nF + 1k RCフィルタでフィルタリングされます。1つのセンサーはPCB自体にあります(右下)。他の4つは、右側の6ピンコネクタに差し込みます。 チップはSPIスレーブとして機能していますが、ADCのサンプルはSPIトランザクション間で常に取得されるため、SPIはアナログ信号と干渉しません。 残念ながら、アナログ信号にはまだノイズ(12ビットで約1.5 LSB)が見られますが、レイアウトを改善するために別の方法でできることはないかと思います。 画像を新しいタブで開いて、より高い解像度で表示してください。 追加: MCP3208を使用して行った他のPCB設計、および同じデュアル5v電源、同じセンサー、同じRCフィルターは、12ビットで目立ったノイズを達成しませんでした。 PSoC3のADCはデルタシグマタイプです。このバージョンのPSoCは12ビットに制限されていますが、別の部品番号には16ビットADCがあります(ただし、サンプルレートは低くなります)。 私はノイズを気にしているので、12 ENOBに向けてもう少しプッシュしたいと思います。理由は精度ではなく、速度測定です。現在、このレベルのノイズにより、ロボットの正確な位置と速度の制御が不可能になっています。 追加: 回路図。申し訳ありませんが、少しcr屈ですが、値を読むことができます。

4
回路基板のトレースをレイアウトするとき、どのインピーダンスを考慮する必要がありますか?
マイクロコントローラーなどの低速回路設計(通常は20 MHz未満)を行っていますが、現在はより高速な回路をいくつか始めています。私が知りたいのは: 高速回路のトレースにはどのような考慮事項が必要ですか? 2つの高速デバイス間の各ラインのインピーダンスを一致させる必要がありますか? すべてのトレースは同じ長さである必要がありますか? これらのルールの参考資料はありますか? これは、オープンソースの回路設計ツール(gEDAおよび会社)を使用して実行できますか?

3
私は隅に自分自身を描いた。レイアウト方法
私は主にDCプロジェクトで働く趣味です。開発とテストには、ブレッドボードを使用し、後に穴あきボードを使用します。私のプロジェクトは通常、数が少ないです。ArduinoNano / Pro Mini +いくつかのIC。 私の作品はすべて他に類を見ないものであり、PCBの作成は私にとっては疑問の余地があります。 ICと物理的なボード自体を使用して、ボード上のコンポーネントのレイアウトをテストします。Fritzingがありますが、物理的なレイアウトを計画するのは仕事ではありません。それは、ワイヤーの太さがなく、すべてのものがマトリックスにきちんと収まる理想的な回路のビジョンに似ています。 私の問題は、時々隅に自分自身をペイントすることです。いくつかのことをはんだ付けした後、他のワイヤとコンポーネントの下に埋められた次のピンを見つけました。何もはんだ付けする方法はありません。私はヒントを探していましたが、見つかりませんでした。フローはどのように機能しますか?これらのことをどのように行いますか? ここでいくつかの質問: 最初にすべてのコンポーネントをはんだ付けし、後で配線しますか? 各コンポーネントをVcc、Gnd、共有信号に直接配線するか、レールを使用しますか? 変更のレイアウト方法 将来的に何かを追加する必要があるかもしれません。

5
EDAなしの回路基板
私にとって、新しいボードを作成する際に最も時間のかかるタスクの1つは、ラッツネストから最終レイアウトに移行することです。私は専門家ではないことを認めなければなりませんが、私にとっては数日かかり、わずかな複雑さのサーキットであっても、Kicadの助けなしではそれを行うことはできません。EDA(電子設計自動化)ソフトウェアがまったく存在しなかった初期の状態を知ることは、私にとって非常に興味深いでしょう。どちらがテクニックで、どちらがツールでしたか?私は電卓を使う前に紙と鉛筆で数学をする方法を学ぶべきだと確信しています。これが私が尋ねている理由です。
14 layout  eda 

2
スイッチング電源の銅プレーンの目的は何ですか?
3.3Vマイクロコントローラに電力を供給するための降圧コンバータを含めることを検討しており、TIのPower Designerを使用してパラメータの推奨レイアウトを生成しました。 ここでは、関連するコンポーネントのフットプリントと比較して、銅プレーンが非常に大きいことに気付きました。一般的な基準点であるため、地面に平面を持つことの価値を理解していますが、他の接続にそのような大きな領域があるのはなぜですか?熱放散のためか、その他の理由によるものですか?(または、図の読み方について何か誤解していますか?)

1
USBデータラインのレイアウトはどれほど重要ですか/レイアウトはどのように見えますか?
現時点では、ボードにUSBデータラインを配置していますが、デザインがどれだけうまく機能するかを把握しようとしています。詳細は次のとおりです。 4層ボード(上から:信号、グランド、スプリット電源プレーン、信号) 内部銅は0.5オンス、外部銅は1オンスです 外部フォイルとコア間のプリプレグの厚さは7.8ミル トレースは10ミル、差動ペア間隔は9.7ミル MCUピンからパラレルキャップまでのトレース長は約0.23インチ デバイスのエンクロージャーに密閉型USBコネクターを取り付ける予定です。私が選択したコネクタは垂直ヘッダー配列になっているため、コネクタをはんだ付けするボードがあり、それからメインボードの間にジャンパーケーブルがあります。 上記の仕様に基づく差動インピーダンスに関しては、91〜92オームの領域のどこかに着陸する必要があると考えています。確かに、トレースは、コネクタに当たる前に並列キャップと直列抵抗を通過するため、常に均等な間隔を保っていません...しかし、できる限りのことを試みました。 これまでのボードレイアウトのショットを次に示します。 これはどのように見えますか?トレースのペア間の長さの違いは5ミル未満です。私が心配しているのは、この全体の差動インピーダンスのことを台無しにする可能性があります...そして、ボードとコネクタ間のジャンパーケーブルを台無しにすることです。

3
イーサネットレイアウトのガイドライン
私はDCジャック駆動のイーサネット設計に取り組んでおり、さまざまな推奨事項を持つ多くのセミベンダーから多くのイーサネットレイアウトガイドラインをダウンロードしました。たとえば、ほぼすべての可能な終端抵抗器の位置を推奨するアプリノートを読みました。PHY、マグネティックス、PHYのTX、マグネティックスのRX、およびその逆に終端抵抗を配置します。最も人気のあるのはPHYであり、これが最も理にかなっているようです。イーサネットは平衡差動ペアを使用します。通常、両端で終端して伝送ラインに注入されるコモンモードノイズをフィルタリングし、ボード上のRX / TXトレースは伝送ラインの一部を構成します(これらは100オームのインピーダンスで動作しますCAT5ケーブルのインピーダンスと一致する)。 ここでの他の論争は、グランドプレーンをどうするかです。これがDCジャック駆動のアプリでなければ、私の生活は楽になります。多くのアプリノートでは、グランドプレーンへのカップリングを回避するために、マグネティックス(私の場合はRJ45コネクタに組み込まれています)の下にグランドプレーンを配置しないことを推奨しています。しかし...それはまさに私が欲しいものです。グランドプレーンへの結合と適合性テストアンテナへの結合の改善!ジャックの下のグランドプレーンは、コネクタの残りの部分の金属エンクロージャを閉じるのに役立ちます。私は、ネット上の事例証拠の少なくとも1つの例を読んで、DCジャックアプリケーションの固体グランドプレーンが、キャップで結ばれた分離されたイーサネットプレーンと比較して、より優れた放射性能を主張しています。だから...私はRJ45ジャックの下にしっかりした飛行機を保つつもりだと思う。 一部の論文では、RX / TXペアの下に飛行機を設置しないことも推奨されています。これについては決心できません。グラウンドノイズがRXとTXのペアに結合するのを避けたいのですが、私の経験では、グラウンドプレーンの分割/開口は通常、音響物理学ではなくホーカスポーカスタイプの思考に基づいているようです。 ここの誰かは、特にRX / TX終端抵抗の配置と、RJ45コネクタ(磁気付き)とTX / RXペアの下でグランドプレーンを使用するかどうかに関して、イーサネットレイアウトに関する経験や提案がありますか? ?提案は大歓迎です。
13 pcb  ethernet  layout 

6
高周波基板設計の「落とし穴」とは何ですか?
アナログループコントローラー用のPCBを設計したいのですが、A / D、D / A、およびプロセッサーを搭載したものを使用します。(DSPでもFPGAでも、私は決めていません。)これはアナログ信号を10 kHzで変調する必要があるため、非常に高速なプロセッサである必要があります。 私が理解していることから、150 MHz以上で動作するプロセッサ用のボードの設計は、RFの問題のために非常に難しい場合があります。そのようなボードを設計する際に提供できるアドバイスは何ですか?レイアウトに起因するどのような問題が発生する可能性がありますか?このための知識ベースを持つ優れたオンラインリソースはありますか? ありがとう。
13 board  layout  pcb 

2
コネクタにはいくつのグランドピンと電源ピンが必要ですか?
プロジェクトのドーターボードを設計しています。ボードに接続する必要がある35個のI / Oピンがあります。含めるグランドおよび電源ピンの数を決定するにはどうすればよいですか?コネクタ全体でこれらのピンの配置を決定するにはどうすればよいですか? 私が言われたように、このような何かが悪いだろうことを知っています: P IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO G G IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO 私はこのようなものはそれほど良くないと推測しています: P IO IO IO IO IO IO …

3
上層の銅の質が悪いのは良いのでしょうか、それとも銅がまったくないのでしょうか?
私がやっているいくつかの小さな2層ボードでは、前の質問へのコメントと回答に基づいて、部品と信号に最上層を使用し、底層にグラウンドトレースをまったくまたは非常に短いトレースで使用しています 最上層は多くの島で細かくなりすぎるため、実質的に役に立たなくなり、ICとデカップリングキャップ間の電流ループを最小限に抑えようとしています(最上層を離れるとキャップに接続します接地ピンは個別であり、1点ではありません)、前述の理由により、最上層に銅を注ぐことは一切しないことにしました。 このアプローチの問題は、PCBの両側の銅が等しくない場合にFR4材料が正しくラップできることを理解すれば、物事の製造側です(典型的な4層ボードではなぜそれが起こらないのか分かりませんがstack-up sig-gnd-vcc-sig)、だから私は始めたところに戻った 私はこれに多くの研究を繰り返し行ってきましたが、まだ決定的な答えを見つけることができず、何をすべきかを決めることができません。 これはサンプルボードで、右側に上部の銅を注いでいます。 更新:あなたのコメントに基づいて、できるだけ地面を壊さないようにボードを修正しましたが、それでも最上層を決定することはできません。
12 pcb  layout  emc  copper 

4
Eagle回路図/ボードレイアウト用のパーツを簡単に検索または作成する方法
Eagle CADソフトウェアの場合、回路図またはボードレイアウト中に、他の人がすでに作成したパーツ/フットプリントを検索して、私の生活を楽にする方法を教えてください。欲しいものがまだ見つからない場合、どうすれば自分のパーツを作成できますか? (注:この質問は、将来の読者への参照を目的としています。したがって、私は質問をすると同時に、私が知っていることに基づいて以下に自分の答えを提供しています。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.