上層の銅の質が悪いのは良いのでしょうか、それとも銅がまったくないのでしょうか？

私がやっているいくつかの小さな2層ボードでは、前の質問へのコメントと回答に基づいて、部品と信号に最上層を使用し、底層にグラウンドトレースをまったくまたは非常に短いトレースで使用しています

最上層は多くの島で細かくなりすぎるため、実質的に役に立たなくなり、ICとデカップリングキャップ間の電流ループを最小限に抑えようとしています（最上層を離れるとキャップに接続します接地ピンは個別であり、1点ではありません）、前述の理由により、最上層に銅を注ぐことは一切しないことにしました。

このアプローチの問題は、PCBの両側の銅が等しくない場合にFR4材料が正しくラップできることを理解すれば、物事の製造側です（典型的な4層ボードではなぜそれが起こらないのか分かりませんがstack-up sig-gnd-vcc-sig）、だから私は始めたところに戻った

私はこれに多くの研究を繰り返し行ってきましたが、まだ決定的な答えを見つけることができず、何をすべきかを決めることができません。

これはサンプルボードで、右側に上部の銅を注いでいます。 更新：あなたのコメントに基づいて、できるだけ地面を壊さないようにボードを修正しましたが、それでも最上層を決定することはできません。

一般的に、私はトップサイドの注ぎを続けると言うでしょう。確かに害はなく、必要なエッチングが少ない、リフロー中のボードへの熱応力が少ないなど、いくつかの二次的な利点があります。

ランダムに散らばるだけでなく、現在のループに注意を払い、ビアを適切に配置する必要があります。FT232Rはボード上の唯一のアクティブチップであるため、出力に注目してください。V _USBから給電される2つのLED と、V _CCから給電されるシリアルポートに関連付けられたいくつかの出力があります。これらの出力のいずれかが状態を変更すると、電流はどこに流れますか？パスをできる限り短く、直接的なものにしてください。

特に、注がない例のUSBコネクタの接地経路に注意してください。それは下に行き、チップの下を横切り、チップの上部にあるグランドピンに到達する前に右に出なければなりません。上部の注ぎはこれをかなり短くします。どちらの場合でも、チップのピン1の近くのビアを調整して、底部の注ぎがそこに連続するようにすると役立ちます。

設計に関する1つのポイント：Vccトレースの場合のように、3つのエッチングが鋭角にならないようにしてください。それを直角ティー接続にします。

この場合、銅の量が少ないほど良い銅はありません。I2Cを使用すると、実際には高周波ではありませんが、ゲートが約350psで切り替わる可能性があります。

Andy Akaが示唆しているように（そして、この答えは彼を補うためだけのものです）、より良いグランドプレーンを下部で維持することがより重要であり、それを壊さないようにする方が良いでしょう。TXDが下部の銅の分割を引き起こし、「ベイ」を作り、左下の周りで切断することに注意してください。gndプレーンを経由する場合は、可能な限りトレースを短くしてください。

銅を注ぐ場合は、半島/湾、垂れ下がったストリップなどのように見えるものをすべて削除してください。または、先端にあるGndにビアを配置してステッチします。

ICの上部ピンの周りのL字型の銅全体がアンテナのように見え（ディスク：私はRFの専門家ではありません）、EMF放射はL字型の銅が作る長方形の面積の影響を受けることに注意してください。一部の周波数（または高調波）では、そのことがうまく点灯する場合があります。

銅の電源プレーンデカップリングプロパティに関しては、何かを実現するには、10 mil未満のprepeg（gnd-vccレイヤーギャップ）で少なくとも1平方インチの銅が必要です。ここでは心配しないでください。

引用：彼らはエンジニアには2つのタイプがあると言っています：

「アンテナを意図的に作る人と、意図せずにアンテナを作る人。」

まず、少なくとも3つのトラックがあり、異なるレイヤーにルーティングする必要はありません-上部のトラックに2インチ（300ピコ秒）を追加することを意味する場合でも、下部の注ぎの破損を最小限に抑えることが非常に重要です層。あなたはこれらのことに目を向けます：-

• ピン1へのTXDをすべて上にすることができます
• X1 pin1（？）からU2（？）までをすべて上にすることができます
• U1ピン16からX1はすべて上に配置できます
• ピン22と23には、下部の洪水が貫通するようにビアをシフトする必要があります-はい、私はそれが厄介であることを知っていますが、それを行う必要があります。
• R2には青いトラックがあり、どこかに迷い込んでいるようです。
• ピン2へのDTRを上にすることができます

これらのことを言いましたが、1つのトラックを最上部のみにルーティングすると、別の提案が難しくなる場合がありますが、最下部のトラックを最小化するより良い方法が見つかります。その0Vをもっと良くする！

個人的には、最上層のことは気にしません。チップへの供給電圧（アナログ/デジタルの場合）は最上層のトラックとして扱う傾向があります。ただし、ルーティングの大部分が完了した場合、最上層でVcc（または別のグラウンド）で適切なフラッディングを行うことができれば、最下層に余分な妥協を加えることはほとんどありません。

ルーティングを完了してから、Vccルーティングを完了し、トップポア（もしあれば）でできることを確認します。

sig-gnd-vcc-sigは、サンドイッチがボードの中心線に対して対称であるため、「バランスが取れています」-これは、内側の層の銅の量がほぼ同じであり、あまり大きくないことを前提としています外側の層の1つの領域にあるCuの要素ですが、これは「古い学校の生産価値」であり、大きな懸念ではありません。明らかにgnd-sigは、一方と他方に比べて多くのCuを表しますが、より良い現代の生産基準に取って代わられるのはやはり昔ながらのケアです。