タグ付けされた質問 「pcie」

/security/109199/is-physical-security-less-important-now-for-securing-a-server?noredirect=1#comment194327_109199のコメントで議論に参加しました。 質問は簡単です。PCIeカードのホットプラグに成功した経験はありますか？特別なマザーボードとカードが必要ですか、それともすべての消費者ハードウェアで動作するはずですか？

20 pcie 

PCI Expressカードには、ソケットがコネクタよりも長い場合にカードが動かないように、小さなノッチのあるエッジコネクタがあります。さらに、プリント回路基板には、実際のコネクタの前に突起があります。その目的は何ですか？ 以下に示すのはPCIeカードです。エッジコネクタの左側にある突起をはっきりと見ることができます。 ウィーンのクレメンス・ファイファーによるウィキメディア・コモンズの写真。

19 pcb  pcie 

PCI Expressには4つのアドレススペースがあります。 メモリマップ I / Oマッピング 構成スペース メッセージ 誰もが各アドレス空間の重要性を説明できますか、それは簡単に目的ですか？ 私の理解では、これらのすべてのスペースはRAM（つまり、プロセッサのメモリ）に割り当てられます。コンフィギュレーションスペースは、レジスタの共通セット（すべてのPCIeデバイスに存在）に割り当てられたスペースです。このスペースはすべてのPCIeデバイスに共通ですか？また、PCIeの機能動作にどのように役立ちますか？ このスペースにはBAR（ベースアドレスレジスタ）が含まれます。このレジスタは、PCIeエンドポイントで使用可能なアドレスを指定するために使用されますか？ 私はPCIeを初めて使い、それを学ぼうとしています。基本仕様を参照していますが、PCIおよびPCIeの予備知識がある読者向けに書かれていると思います。 また、基本仕様の理解をスピードアップするのに役立つ無料のオンラインリファレンスを参照してください。ルートコンプレックスが接続されたPCIeデバイスには、常にメモリ領域が割り当てられることを理解しています。

19 pcie 

PCIeを使用する設計を実装しました。PCIeインターフェースが単一のPCB上のチップ間通信レーンとして使用されるという点で多少異なります（たとえば、PCIeコネクタなし）。 ルートコンプレックスデバイスは、PCIe Gen 2準拠のFreescale i.MX6であり、通信するデバイスは、PCIe Gen 3準拠のデバイスであるMarvell WiFiモジュールです。2.5Gbpsで動作するシングルレーンインターフェイスです。 以下に示すインラインキャップの反対側に、適切な差動プローブを備えた高速スコープをはんだ付けすることにより、シグナルインテグリティの測定を行いました。 クロックについては、アイダイアグラムは非常によく見えます。 ただし、TXデータはそれほど多くありません。 WiFiチップにはオンチップ終端があるため、追加の終端が必要になるとは思わないが、間違っている可能性がある。 PCIe周辺機器用にi.MX6プロセッサ内で設定できるレジスタをいくつか見つけましたが、実際に何をするのか正確にはわかりません。ちょっとした試行錯誤も、私にはあまり得られていません。 レイアウトが適切な配線ルールに従っており、PCBが正しいインピーダンスで構築されていることを確認しました。システムにジッタがあることは明らかですが、反射またはディエンファシスの問題があるようです。誰かがアイダイアグラムで間違っていると説明したり、修正する方法を提案したりできることを望んでいます。 乾杯！

18 layout  signal-integrity  pcie  high-speed 

SATAの後継であるSATA Expressはまだ広範に使用するには新しすぎますが、SSDの高速化は避けられないように思われます。名前にもかかわらず、SATAではありません。これは、SOP（SCSI over PCIe）と同様に、AHCIまたはPCIe上のNVMeプロトコルのいずれかです。SATA Expressコネクタは、プロトコルのカプセル化または変換なしで、4つの信号ペアを介して2つのフルスピード双方向PCIeレーンを直接通過し、AHCIまたはNVMeコントローラーは、従来のSATAのようにマザーボード上にあるAHCIコントローラーではなくHDまたはSSDに統合されます。 この夏、Alt Modeと呼ばれる機能を使用してUSB-C仕様が確定*され、USB-Cポートを介した非USBプロトコルの使用が可能になりました。特に、プロトコルのカプセル化または変換なしで、4つの信号ペアを介して2つのフルスピード双方向PCIeレーンを渡すことができます（PCIeをカプセル化するThunderboltとは異なります）。SATA Expressプロトコルにのみ使用される大型で特殊なSATA Expressコネクタとは異なり、USB-Cは小型で一般的であり、まもなくユビキタスになり、他のすべてのUSBコネクタタイプ（フルサイズ、 USB 2およびUSB 3の両方のミニおよびマイクロタイプAおよびタイプBコネクタ）は、すべてのタイプのデバイスおよびホストで使用できます。USB-CのAltモードではDisplayportプロトコルを渡すことができるため、Displayportコネクタも置き換えます。 私の質問は、これらの種類のインターフェイスを使用するエンジニアに対するものです。これは、SATA Expressデバイス（AHCIまたはAHCIを使用するデバイスなど）を接続するための特殊なSATA Expressコネクタの代わりにUSB-C NVMe over PCIe）からマザーボードへ？SATA Expressコネクターは単に優れたオプションがないために作成されたように見えますが、USB-CはPCIe（および3.5インチHDで一般的に使用される12Vのオプションを含む電力）を直接渡すことができるため、それは技術的に実行可能な代替品であり、より小さく、PCBスペースをあまり消費しないため、おそらくもっと安くなります。しかし、これらの種類のものを設計していないので、私の分析が正確かどうかを誰かに尋ねたいです。 もちろん、技術的な実現可能性と費用対効果は必要ですが、HDおよびSSDメーカーがこの方法でUSB-Cを使用するには不十分ですが、他の要因（特に会社間政治）は私の質問の範囲外です。メーカーが新しいSATA Express HDおよびSSDでUSB-Cコネクタを使用する場合、マザーボードにUSB-CコネクタとSATAコネクタの両方が含まれる移行期間があります。その移行。 * http://www.usb.org/developers/docs/usb_31_102214.zipを参照

13 usb  pcie  sata 

PCI ExpressのWikipediaページによると、 PCI-e 1Xスロットには2つのレーン（18ピン）に18ピンの位置があり、5〜9の位置はSMBusとJTAGを表します。 µCをSMBus（基本的にはI²C）デバイスとして接続したいのですが、追加のメッセージプロトコル要件を理解していますが、どのピンに接続するつもりなのか正確にはわかりません。 SMCLK、SMDAT、TCK、TDI、TMS、TRST、TDO、WAKE、PERST、PRSNT1、PRSTN2のピンに加えて、PCI固有の要素のピンが表示されます。PRSNTピンを短絡する必要があること、およびデバイスに+ 12Vと+ 3.3Vの電源があることは知っていますが、残りは少し混乱します。通常、I²CではSDAとSCLを考えていますが、ここに表示されているピンは、SPIに期待する種類のインターフェイスに似ており、個別の入力および出力データピンとデバイス選択を備えています。これはJTAGビットですか、SMCLK / SMDATだけを見ているのですか？ だから、私の質問は2つあります： どのピンを気にする必要がありますか？ デバイスを登録するには、PRSNT1 / PRSNT2ピンをジャンパーする以外に何かする必要がありますか？つまり、SMBusインターフェース以外はすべて無視しても安全ですか？実際、これらのピンでカードを存在するものとしてマークする必要がありますか、それともPCIバスを利用するデバイスのためだけですか？ これがかなり些細な質問のように思える場合はお詫びします-私はハードウェアよりもソフトウェアの方がはるかに熟達しています。

9 i2c  pcie  smbus 

組み込みプロジェクト向けのWiFiモジュールの仕様によると- ミニPCIeフォーマット ホストインターフェイスはUSB.2.0をサポート ミニPCIeを備えたすべてのボードで動作します。 ここでは、ミニPCIeとUSBの相互作用については不明です。これらの2つのオプション/選択肢は互いにありますか？

9 usb  wifi  pcie 

PCIeドライバーを実装しています。割り込みを有効または無効にすることができるレベル、または割り込みを有効にする必要があるレベルを理解したいと思います。OSは、どのプラットフォームにも関連していると想定しているので、意図的に指定していません。レベルとは、次のことを意味します。 OS固有の割り込み処理フレームワーク 割り込みは、PCI / PCIe構成スペースレジスタ（COMMANDレジスタなど）で無効または有効にできます。 割り込みもデバイスレベルでマスクできます。たとえば、ホストに対して特定の割り込みをトリガーしないようにデバイスを構成できます。 PCIeで使用されている割り込みタイプ（INTxエミュレーション、MSIまたはMSI-X）は、ホストOSに配信する必要があることを理解しています。 だから私の質問は-実際にはすべてのレイヤーで割り込みを有効または無効にする必要があるのですか、それともハードウェアに最も近い、たとえば関連するPCIレジスタでのみ十分ですか？

8 interrupts  bus  pcie