コネクタにはいくつのグランドピンと電源ピンが必要ですか？

プロジェクトのドーターボードを設計しています。ボードに接続する必要がある35個のI / Oピンがあります。含めるグランドおよび電源ピンの数を決定するにはどうすればよいですか？コネクタ全体でこれらのピンの配置を決定するにはどうすればよいですか？

私が言われたように、このような何かが悪いだろうことを知っています：

P IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO
G G  IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO

私はこのようなものはそれほど良くないと推測しています：

P IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO G
G G  IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO P

このボードはマイクロプロセッサ用で、ブレッドボードからPCBに移行します。

23本のピンは、アドレス線、8本のデータ線、4本の信号線（読み取り、書き込み、チップ有効、方向）です。このボードにはクロックラインはありませんが、私が作成する他のものにはあるかもしれません。マイクロプロセッサのクロックは50MHz以下、最低1MHz未満です。コネクタ自体は標準の.1 "ピンになります。

これを扱ったヘンリー・オットの素晴らしい本があります。残念ながら私は休暇中なので、関連する図の写真を撮ることができません。本は電磁両立性工学です。

ただし、いくつかの簡単なポイントを次に示します。

• DC電源の観点から、デバイスに必要な電流はどれくらいですか？各導体の定格を確認し、必要に応じて定格を下げてマージンを確保し、それに応じて電源ピンの数を選択します。接地には1：1の電力が必要であることを忘れないでください。
• AC POVからは、すべての信号のループリターンエリアを最小限に抑える必要があります。各信号に独自のGNDを持たせ、すぐ隣に戻すようにします。これを行うには2つのスキームがあります。

SGGSGGSGGSGGS（信号ごとに1〜2アース、隣接信号なし）

GSSGSSGSSGSSG（信号ごとにまだ1つのグランド、スペースのより効率的な利用）。

考え方は、クロストークと放射を最小限に抑えることです。DCは最小抵抗の経路をたどりますが、ACは最小インピーダンスの経路をたどります。この場合、信号のすぐ隣にリターンパスを設けると、電流ループ全体のサイズを最小限に抑え、放射妨害波を削減できます。

さらに、これらはすべてシングルエンドですか？差動？予想される信号レート？期待されるエッジレートは？

基板間直接接続の場合、各信号が少なくとも1つのグランド（対角線を含む）に隣接している限り、良好なEMC性能を得るためにループ領域が最小限に抑えられると一般に考えています。私は通常、2列のコネクタでこのようなものになります：

S  S  S  S  S  S  S  S  S  S  S
G  S  G  S  G  S  G  S  G  S  G

あるいは：

S  S  S  G  S  S  S  G  S  S  S
S  G  S  S  S  G  S  S  S  G  S

全体として、いずれのスキームも各グランドに対しておよそ3つの信号です。4個の35個のI / O信号、約12個のグランドがあり、48または50ピンコネクタを使用します。両方のボードで電源とグランドの間に適切なデカップリングがある限り、一部のグランドは電源ピンに置き換えることができます。