タグ付けされた質問 「emc」

Henry Ottによる電磁両立性工学のEMI問題について読んでいます。（素晴らしい本です）。 トピック「PCBレイアウトとスタックアップ」（別名Ch 16）の1つに、グラウンドフィル（16.3.6）に関するセクションがあります。基本的には、コネクタパッド間の領域をグランドで埋める「戻り電流経路」を最小限に抑えるために、それが述べていることです。かなり理解できますが、最後の同じセクションで「両面基板のアナログ回路でよく使用されますが、高速デジタル回路には銅の充填は推奨されません。機能的な問題。」。その最後の部分は少し混乱しました。なぜなら、高周波信号（信号トレースを試行および追跡する）の場合、より長いパスは減少することになると予想されるからです。誰がこの発言が行われたのか説明できますか？

15 pcb  emc  groundloops 

Hirose DF12コネクタを使用してマザーボードに接続する小さなメザニンPCBを設計しています。 このPCBには、±10v、3.3v、48v（およびグランド）の4つの異なる電圧が供給されます。DF12コネクタの1つを通過します。 これらの2つの方法のうち、コネクタの電源とグランドの接続をレイアウトするのに適した方法はどれですか？ 最初の方法：各電源には独自のグランドがあります。 2番目の方法：すべての電源で共有される単一のグランドセット。

13 power  pcb  connector  emc 

私は、高電圧回路（除細動器コンデンサテスト用に2.1 kV）を使用しており、arduinoで電源を制御し、シリアルインターフェイスを使用してラップトップから必要な情報を読み取ります。ほとんどの場合、回路は正常に動作しますが、テスト後のコンデンサー放電中に、オペレーターがボタンを押すことなく、回路自体がトリガーすることがあります。また、シリアルモニターが失敗することもあります。Linuxが短時間USBポートを認識しなくなるのは、USB自体が別の名前で再表示されるためです。放電中に電磁界が回路に電圧を誘導するために起こるのではないかと思うので、私の影響は回路をそのような影響からどのように保護するのか、あるいはその理由について完全に間違っているかもしれません。 このテストのポイントは、コンデンサの充電時間を測定することです。電源オンから電源から供給される電流が0に近づくまでの時間として定義される充電時間。リレーを使用してenable1とenable2を接続すると、電源が有効になります。ゼロアンペア。放電中、放電抵抗は手動でDUTに接続されます。

13 arduino  electromagnetism  high-voltage  interference  emc 

デジタルオシロスコープがリニア電源ではなくスイッチング電源を使用しているのはなぜだろうか。 SMPSの効率は高くなりますが、ディスプレイに表示される信号に影響を与える可能性のある高周波スイッチング（PWM）時にノイズが発生する可能性があります。

12 switch-mode-power-supply  oscilloscope  emc 

スーパーユーザーに次の質問をしました。ケーブル上のシリンダーは何ですか？ そのシリンダーはどのように機能しますか？私が知る限り、ケーブルのどちらかの端にケーブルを置いたとしても、HF信号はケーブルをまっすぐに通過するはずです。 原理をよりよく示す等価回路はありますか？ 編集 私の質問では、ワイヤーはフェライト製のリングを通ると仮定していました。もちろん、フェライトの周りをループし、ケーブルと直列に（非常に小さい、非常に低いインダクタンス）インダクタを作成する可能性もあります。そうですか？

12 cables  emc  ferrite 

私がやっているいくつかの小さな2層ボードでは、前の質問へのコメントと回答に基づいて、部品と信号に最上層を使用し、底層にグラウンドトレースをまったくまたは非常に短いトレースで使用しています 最上層は多くの島で細かくなりすぎるため、実質的に役に立たなくなり、ICとデカップリングキャップ間の電流ループを最小限に抑えようとしています（最上層を離れるとキャップに接続します接地ピンは個別であり、1点ではありません）、前述の理由により、最上層に銅を注ぐことは一切しないことにしました。 このアプローチの問題は、PCBの両側の銅が等しくない場合にFR4材料が正しくラップできることを理解すれば、物事の製造側です（典型的な4層ボードではなぜそれが起こらないのか分かりませんがstack-up sig-gnd-vcc-sig）、だから私は始めたところに戻った 私はこれに多くの研究を繰り返し行ってきましたが、まだ決定的な答えを見つけることができず、何をすべきかを決めることができません。 これはサンプルボードで、右側に上部の銅を注いでいます。 更新：あなたのコメントに基づいて、できるだけ地面を壊さないようにボードを修正しましたが、それでも最上層を決定することはできません。

12 pcb  layout  emc  copper 

USB充電器からの電磁干渉により、モバイルデバイスのタッチスクリーンが誤動作し、感度の低下や誤ったタッチなどの症状が発生する可能性があります。例として、http://forum.xda-developers.com/showthread.php?t=1784773を参照してください。 電気の観点から、USB充電器からのEMIはどのようにして容量性タッチスクリーンを誤動作させることができますか？EMIがどのようにして無線通信の障害を引き起こすのかは理解できますが、それがタッチスクリーンの誤動作の原因となることはわかりません。

12 usb  emc  touchscreen 

デジタル回路部分とアナログ回路部分に別々のGndプレーンを作成するのは良くないと聞いています（そして読んでいます）。これはすべて、この経験則にまとめられています。「Gndプレーンを分割しないでください。隙間を作らないでください。」通常、これには明確な説明はありません。 ：私は説明になった最も近いが、このリンクでhttp://www.hottconsultants.com/techtips/tips-slots.html。著者は、電流の表面積が大きくなるように、戻り電流がギャップの周りに曲がることを指摘しています（その表面積の境界は「出発」および「戻り」電流によって定義されます）。 さまざまな信号のリターン電流は、ギャップのコーナーで一緒に絞られ、クロストークにつながります。電流ループのより大きな表面積は、EMCを放出して拾います。 ここまでは順調ですね。このようなギャップを信号がルーティングされるべきではないことを理解しています。このルールを念頭に置いて、Gndプレーンにギャップを作るのは悪いことでしょうか（例：アナログ回路部分とデジタル回路部分の分割）。

11 noise  ground  emc  ground-plane 

私は、FCCパートB（CSRR 22）エミッションに合格するためのテストを受けているデバイスに取り組んでいます。1つの角度と偏光（垂直）で、デバイスは100-200Mhzの範囲の放射を持ち、しきい値に違反するため、デバイスは故障します。 テスト結果は、145Mhzと128Mhzに 2つの特徴的なピークを示しています。広帯域ノイズの原因の1つはリンギングです。リンギングには複数の高調波成分があります。 問題 PCBには2つのスイッチモード電源（SMPS）があります。これらはSemtec TS30011 / 12/13シリーズチップです。（データシート）詳細に検査すると、出力にリンギングがあります（インダクタステージの前）。SMPS1には145MHzのリングがあり、SMPS2には128Mhzのリングがあります。それらに異なる負荷があることは注目に値します。彼らの回路図は同一であり、そのレイアウトは、いくつかの異なる何が、80％同じです。 EMIノイズを低減するには、どのレイアウトオプションが必要ですか？ インダクタに入るトレースの厚さを調整して浮遊容量を減らすのに忙しい すべてのCapsをかなりうまく結び付けるレイアウトには見られないGNDがあります。 リンギングを減らすためにフィルターコンポーネントを調整する方法がわかりません。 テスト結果（3M、垂直極） 回路図とレイアウト1 これは、デバイスに接続する電源ケーブルにフェライトコアを配置することで解決できますが、これはさまざまなコストと美的理由から最適ではないソリューションです。 プレインダクタ測定 隣接する両方のSMPSのレイアウト 隠されているGNDへのすべての実行参照、下の電源層は5-12VでVinを供給し、それぞれが出力3V3に固定されています

11 pcb-design  layout  emc 

マイクロコントローラーで弱い内部プルアップ（100k）を使用する場合、どのようなデメリットがありますか？これらの弱いプルアップにより、影響を受けやすいライン（トレースとコンポーネントの寄生容量のみ）がどのようにEMIトランジェントになるのかと思います。 3〜4ミリ秒のウィンドウでデジタルフィルタリングを行うと、トランジェントが影響する確率を減らすことができますが、プロフェッショナルなPCBで他に注意することはありますか？

11 microcontroller  emc  pullup 

現在、ラジオモデム（407〜480 MHzで放送）、60 MHzで動作するARM7マイクロコントローラー、およびFTDI USBチップを搭載するGPS基地局を設計しています。FTDI USBチップは、無線のワーキングゾーンにある内部的に480MHzでも動作します。すべての高調波と、PLLからのこれらの高周波（最終的にはデバイスの電源ピンから流出する）のため、このPCB設計には特に注意が必要です。 私たちは同僚たちの間で、EMI防止設計に最適な方法は何かについて話し合いました。特に、マイクロコントローラーを「静か」にすることが重要です。 現在、私自身のアプローチはこの質問に基づいていました。これはデカップリングに関するものでした。推奨事項から、PCBデザインを変更して、マイクロコントローラーの下にローカルグランドプレーンを配置しました。これは、グローバルグランドプレーンから分離されています。チップの下の4つのビアを使用して、このローカルプレーンをグローバルプレーンに接続しました。同じことがFTDI USB UARTブリッジにも当てはまります。すべてのキャップは可能な限り近くに配線され、VCCピンとGNDピンが短い接続になるように配置されます。 電源層からビアを介して電源を供給します。GNDはローカルプレーンであるため、ビアは必要ありません。プレーンを正確に分離するためにフェライトを使用することもありません。 ただし、私の同僚は、追加のビアを直接グランドに接続する方が良いと考えています。彼のデザインには、ローカルの接地面は含まれていませんでした。4つの層すべてがグランドで満たされ、VCCは手動で配線されます。キャップは近くに配置されていますが、GND接続がコントローラーのGNDピンに直接接続されていない場合があります。コントローラの下のグランドプレーンは、信号が原因で完全に分割されているため、連続的ではありません。 彼の考えは、キャップとピンのグランドは、グローバルなグランドプレーンと各ビアによって非常に安全であるというものでした。グラウンドプレーンが分離されているため、彼は私のデザインをそれほど信じていませんでした。彼の設計はEMCのテストに合格したので、この問題のすべてが大きな違いを生むのかどうか、ちょっと不思議に思います。一部のノートでは、ローカルのグランドプレーンと適切なデカップリングレイアウトを行うことが絶対に必須であると説明しているため、私はそれでかなり混乱しています。 簡単に言えば、EMIの実践にはどちらの設計手法が優れているのでしょうか。 GNDは、システムから分離されているローカルプレーンに最初に接続されます。これは、1点でグローバル平面に接続されています。 各GNDピンは手動でグローバルプレーンにルーティングされます。したがって、すべてのGND接続が独自のビアを取得することになります。コントローラの下の連続的なグランドプレーンにとって必ずしも重要ではありません。

11 pcb  design  emc  decoupling  grounding 

グリーン志向のツリーハガーである私は、家のすべてのCFLライトを設置しました。電力の約1/4または1/3と同じだけの光。素敵ですが、蛍光灯は多くのEMIを消します。これは誰かに問題を引き起こしますか？敏感な電子機器を使用する部屋や家で、CFLや他の蛍光灯と白熱電球を比較した経験はありますか？EMIを抑えるためだけにオールタングステンを使用する人はいますか？

11 light  interference  workbench  emc 

私は最近GSMベースのシステムを使用しており、GSMモジュールのデータシートに次のアドバイスがありました。 22Ωの抵抗をモジュールとSIMカードの間に直列に接続して、EMIスプリアス伝送を抑制し、ESD保護を強化する必要があります。 少し検索してみたところ、「EMIを低減するためのPCB設計ガイドライン」という文書が見つかりましたが、同様の記述がありますが、説明はありません。 すべての出力ピンと直列に50 –100Ω抵抗を配置し、すべての入力ピンに35 –50Ω抵抗を配置します。 他の部分は言う： （直列終端、伝送線路） 直列抵抗は、終端とリンギングの問題に対する安価なソリューションであり、差動モードノイズの最小化も懸念されるマイクロコンピュータベースのシステムに推奨される方法です。 関連する可能性のあるもう1つの部分： 入力でのインピーダンス整合 と、直列抵抗が最も可能性の高いソリューションです。ドライバーに配置された抵抗により、トレースと入力ピンからわかるように出力インピーダンスが増加し、入力の高インピーダンスと一致します。 私は、同様にこのドキュメントで何かを発見した放射EMIを理解し、それは言います： 直列抵抗を追加しますか？役立つ場合があります-高インピーダンスを流れる電流が少ない（良い電流と悪い電流）-ICの外部に流れる電流を減らすことでEMIを減らす 全体として、トピックについて少し説明が必要なので、私の質問は次のとおりです。 シリアル抵抗はどのように実際にEMIを低減し、原理は何ですか？

10 resistors  serial  noise  emc  theory 

この質問はわずかに関連しています：私のPCBで何が放射していますか？ これらは、ベッコフのEtherCAT産業用IOモジュールです。各モジュールは、100mbps LVDSでネイバーに接続されています。各モジュールには、バス上のすべての通信を処理するET1200 ASICが含まれています。 最近私はいくつかを開いて、それらが使用するEMIフィルタリングを確認しました。 彼らは、ET1200 ICのデータシート（または私が見つけたLVDSのドキュメント）のどこにも記載されていない多くのフィルタリングコンポーネントを使用しているようです。具体的には、LVDSラインは、推奨される単一の100R終端抵抗よりもはるかに多く装飾されています。 緑でラベル付けされたコンポーネントは次のとおりです。 コンデンサー フェライトビーズ コモンモードチョーク これが、LVDSコンポーネントの回路図だと私が信じているものです。 明らかに、EMCテストに合格するために、これらのコンポーネントをすべて追加する必要がありました。フェライトビーズにびっくり。ACカップリングを実現するためにこれらの場所でコンデンサーが使用されているのをよく見ました。私はそこにフェライトを入れることを考えたことはなかったでしょう。 ET1200 ASICを使用してEtherCATを実装するハードウェアを設計しています。EMCにも合格したいので、同じコンポーネントを使用するのが賢明だと思います。 質問：コンデンサとフェライトビーズのどのような値を使用する必要がありますか？このようなLVDSのEMIフィルタリング技術について説明しているドキュメントはありますか？

10 emc  common-mode  ferrite-bead  lvds  ethercat 

スペースに制約のあるPCBをレイアウトしています。通常、私は25MHzの水晶を、それを使用するチップのできるだけ近くに配置します。ただし、このPCBでは、水晶と同じスペースが本当に必要です。 水晶をチップから5〜7 mmほど動かすのは本当に悪いことですか。 PCBは主にデジタルエレクトロニクスですが、クリスタルから約20mmのところにアナログのものがいくつかあります。

10 pcb  layout  crystal  emc