タグ付けされた質問 「cmos」

ここで多くのトピックを読みました。「CMOS特性を持っている」などのデータシート（AVRなど）で、CMOS特性を持っていると言っている人もいます。 では、なぜ「CMOS特性」があると人々が誇りに思うのでしょうか？

31 cmos 

CMOSマイクロコントローラーで「ピンをトライステートにする」とはどういう意味ですか？

26 microcontroller  pins  cmos 

私は少し前に電子機器で遊んで、トランジスタを使って簡単な論理ゲートを作り始めました。私は、最新の集積回路がトランジスタ-トランジスタロジックの代わりにCMOSを使用することを知っています。私が疑問に思わざるを得ないのは、CPUの設計方法です。 設計はまだ（サブ）論理ゲートレベルで行われていますか、それともその領域にそれほど多くのイノベーションがなく、より高いレベルの抽象化に移行しましたか？ALUの構築方法は理解していますが、CPUにはそれ以上のものがあります。 数十億個のトランジスタの設計はどこから来たのですか？ほとんどはソフトウェアによって自動生成されますか、それとも手動による最適化がたくさんありますか？

21 design  cpu  cmos 

これは、FAN3100ゲートドライバICの構造です。 （そのデータシートから取得） ご覧のように、2つの出力スイッチがあります：CMOSとBJT。 なぜ彼らは両方を置くのですか？

20 bjt  cmos  gate-driving  fet 

4043ロジックに接続されたn個のMOSFETゲートがあり、Idは約100mAです。4043とmosfetの両方に+ 5vがあります。私が使用することを計画してい2N7000 MOSFETを 質問は次のとおりです。4043とmosfetの間に必要なゲート抵抗はどれくらいですか？ロジック出力は時々急速にオンになります。どのくらい速いのか？マザーボードのhddは、それを制御します。4043とmosfetの間に、ロジックから-0vにプルダウン抵抗を配置する必要がありますか？

20 resistors  mosfet  cmos 

CMOSは、相補FETの1つが常に非導通モードであるため、ICの消費電流を大幅に削減します。したがって、状態間の遷移中に電流が流れるだけです。これは、ゲートの等価容量の電荷量であり、両方のゲートが一時的に開いている場合、多少の漏れがあります。 （現実的な技術を使用して）状態を変更しながらリークがゼロの論理ゲートを作成することは理論的に可能ですか？信号は電圧の変化として回路を通過するだけで、電圧の他の変化を引き起こしますか？そうでない場合、理論上の最小値は何ですか？

18 current  cmos  energy  theory 

ですから、この質問をするのに最適な場所ではないかもしれませんが、デジタルミラーレスカメラの仕組みやCMOSセンサーの技術に精通している人もいるかもしれません。 ローリングシャッターアーティファクトを生成する電子イメージセンサーが、メカニカルシャッターと組み合わせたときにこの問題の画像を生成しない理由はよくわかりません。私が得られないものは次のとおりです： ローリングシャッターは、センサーが一方から他方（通常は上から下）に読み取られるために発生するため、実際の画像は連続するさまざまな瞬間のスキャンラインからつなぎ合わされます。私の理解では、スキャンラインの読み出しは、センサーの上を移動するメカニカルシャッターウィンドウを模倣します（？）。センサーの前でメカニカルシャッターが使用されると、シャッターがこのタスクを引き継ぎますが、センサーは一度にグローバルに読み出されます（？）。したがって、ローリングシャッターアーティファクトは最終画像に表示されません。しかし、センサーを一度にグローバルに読み取ることができる場合、電子シャッターを使用しているときにこれが単純に行われないのはなぜですか？ローリングシャッターを回避して、センサーを例えば1/2000秒以内に完全にオン/オフできないのはなぜですか？画像を撮るのに「スキャンライン方式」が必要なのはなぜですか、 メカニカルシャッターで10 fpsで静止画像を撮影できるカメラを持っている場合、ローリングシャッターを生成せずにセンサーが10 fpsで電子的に画像を撮影できることを意味しないのはなぜですか？ ローリングシャッターの一般的な理由を説明するこの投稿を見つけましたが、私が持っている特定の質問ではありません。 私の仮定が正しいかどうかさえわかりませんが、誰かがこれに光を当てることができれば、私は喜んでいます。

16 sensor  cmos  camera  physics  image-sensor 

いくつかの単純なグルーロジックにATF16V8 PLDを使用しています。プロトタイピングボードでテストしていると、ほとんどすぐに触ると温かくなることがわかりました。出力が短絡していないことを確認しましたが、多くの入力が接続されていないことも知っていました。 ATF16V8はCMOS回路であり、TTLとは異なり、この技術ではフローティング入力が問題になる可能性があることを読みました。これが熱出力の原因である可能性がありますか？

12 power  heat  cmos  input 

ここで説明した問題の研究として、マキシムのこの回路を見つけました。 これはクロックダブラーであり、入力周波数が非常に明確に定義されているので、私の場合には本当にぴったりと合うはずです。 しかし、データシートを見ると、MAX9010はTTLレベルを出力し、74VHC86はCMOSレベル（0.7 * Vcc）を受け入れていることがわかりました。一般に、5Vで動作するCMOS出力を備えた高速コンパレータは見つかりません。 この問題に特に注意する必要があります-回路が適切なクロックを生成できない場合の条件は何ですか？ 一般的な回路についてフィードバックをお願いできますか？R1 = 1kおよびC1 = 15pFで21.47727 MHzを42.95454 MHzに2倍に適切に機能させる必要があるという私の評価（ただし、実際にはプロトタイピングと調整が必要です）。 PS昨日、時計を管理するための多くのデザインをレビューしましたが、私の感じでは、それらは一種の「マーケティング記事」であり、直接の応用には適していません。短所（伝播遅延、周波数範囲などから生じる）であるため、ターゲット条件のモデリングと適切なシミュレーションを行わずに、直接言われたことを実装することは非常に悪い考えです。 更新：この回路は、理想的な条件で動作するように設計された理想的な設計であると疑っていました。実生活で構築された場合、以下の領域への投資なしでは適切に機能しません。 電源は最大限にクリーンでなければなりません。電源レールのノイズにより、分圧器のレベルが変動し、コンパレータの出力にスパイクが発生し、誤検知が発生します。 コンパレータは、スイッチング時にその正の入力で分圧器（基準電圧）からいくらかの電流をシンクする可能性があります。また、基準点がわずかに変更される場合があります。 このような小さな静電容量を持つRCは、周囲の他の静電容量やEMIの影響を受けやすく、調整されたデューティサイクルを変更する（せいぜい）か、x2乗算段を誤動作させます。 さらに、MAX999を使用してこの回路を構築しましたが、LTSpiceモデルに欠陥があります。これはマキシムのサポートによって確認されており、うまくいけば修正されるでしょう。 代わりにICS501を考慮して、このデザインを削除します。

11 voltage  clock  cmos  ttl 

アプリケーションノートを読んだばかりで、この文章について混乱しました。「エンジニアは、MOSFETを単一のパワートランジスタと考えることがよくありますが、並列に接続された数千の小さなパワーFETセルの集まりです。」 これはどのように可能ですか？すべてのクラスで、「数千のパワーFETセルの集合」としてではなく、単一のバルクとしてのMOSFETの断面について学びました。 質問は次のとおりです。アプリケーションノートが特別なタイプのMOSを指しているのか、それとも私の人生のすべてが嘘だったのか。

11 transistors  mosfet  cmos 

標準のCMOSプロセスとDRAMの製造の違いに言及する質問がいくつかあります。 マイクロコントローラーのRAMが少ないのはなぜですか？ SDRAMの製造中に、DRAMプロセスにロジックをどのように統合しますか？ 正確にはそれらの違いは何ですか、またはこれは完全に企業秘密ですか？リソグラフィプロセスについて一般的な高度な知識を持っている人に詳細な回答をお願いします。

10 cmos  vlsi  dram 

Q11が4060 ICで除外されている理由はありますか？最大パルス時間（最大のクロック分周器）を延長するために行われたと読みましたが、なぜQ11で行われたのですか？Q12ではなく、完全な8ビットカウンター（Q4〜Q11）があるのはなぜですか。

10 digital-logic  integrated-circuit  timer  cmos 

私は、電圧のみで指定された電力要件（例：7〜12V）を持つデバイスをよく見ましたが、アンペア数は決してありません。私は壁のいぼやバッテリーのさまざまな組み込みデバイスを実行したいと思っていました（デバイスにはレギュレーターが心配していません）。しかし、デバイスのアンペア数の要件を知らないので、私はためらっていました。 私の質問は、マイクロコントローラなどで「理解されている」標準的なアンペア数はありますか？ アンペア数は重要ではないと言われましたが、違いはありますが、10億ボルトで9ボルトの7〜12ボルトのデバイスを供給した場合、アンペアは爆発するだろうと確信しています。 編集：簡単に言えば。電源の定格は、過熱して損傷する前に許容できるアンペア数ですか？

10 power-supply  cmos 

電流Iと電圧Uの CPUの電力はI・Uだと思います。 ウィキペディアから次の結論がどのように導き出されるのでしょうか？ CPUによって消費される電力は、CPU周波数とCPU電圧の2乗にほぼ比例します。 P = CV 2 f （Cは静電容量、fは周波数、Vは電圧です）。

9 power  capacitor  mosfet  cpu  cmos 

BIOS / CMOSのコンピューターハードウェアコースを読んでも、BIOSのROMチップがCMOSテクノロジーを使用して構築されていない理由、およびそれを「CMOS」と呼ばれる別のチップに接続して、構成情報。 これは講義ノートからです： プログラムはシステムBIOSチップに保存され、変更可能なデータはCMOSチップに保存されます ハードウェアのCMOSグループ：一般的で必要なハードウェア（変更される可能性があります– RAM、ハードドライブ、フロッピードライブ、シリアルおよびパラレルポート） BIOSはフラッシュメモリに格納されており、CMOS MOSFETテクノロジは他の実装と比較して消費電力が少ないことを知っています。 他のストレージデバイスのように、CMOSを使用しないのはなぜBIOS ROMだけなのですか？正確には何が利点ですか？また、BIOS構成情報を「CMOSチップ」ではなく独自のROMチップに保存できないのはなぜですか。

9 mosfet  cmos  flash  computer-architecture  rom