IC出力にBJTとFETトランジスタの両方があるのはなぜですか?


20

これは、FAN3100ゲートドライバICの構造です。

ここに画像の説明を入力してくださいそのデータシートから取得)

ご覧のように、2つの出力スイッチがあります:CMOSとBJT。

なぜ彼らは両方を置くのですか?


発生する別の質問は、下のNPNがPNPではなくNPNである理由です
ハリースベンソン

差動入力に注意してください。これにより、このドライバーはグラウンドの不調に対する耐性が高まります。
analogsystemsrf

回答:


27

説明のパラグラフ2は次のように述べています。

FAN3100ドライバーには、最終出力ステージにMillerDrive TMアーキテクチャが組み込まれています。このバイポーラMOSFETの組み合わせは、MOSFETターンオン/ターンオフプロセスのミラープラトー段階で高いピーク電流を提供し、スイッチング損失を最小限に抑えながら、レールツーレールの電圧スイングと逆電流機能を提供します。

14ページの下部のセクション「MillerDriveゲートドライブテクノロジー」で説明を続けます。

MillerDriveアーキテクチャの目的は、MOSFETのゲート-ドレイン容量がターンオン/ターンオフ歳差運動の一部として充電または放電されるときに、ミラープラトー領域で最大電流を供給することにより、スイッチングを高速化することです。MOSFETのターンオンまたはターンオフインターバル中にゼロ電圧スイッチングを行うアプリケーションでは、ドライバーはミラープラトーが存在しない場合でも高速スイッチングのために高いピーク電流を供給します。この状況は、MOSFETがオンになる前にボディダイオードが一般的に導通しているため、同期整流器アプリケーションでよく発生します。

ミラープラトーについて誰が私に話すことができますか?」への答えはこうしてそれを説明します:

MOSFETのデータシートを見ると、ゲート電荷特性に平坦な水平部分があります。それがいわゆるミラー台地です。デバイスが切り替わると、ゲート電圧は実際にプラトー電圧にクランプされ、デバイスが切り替わるのに十分な電荷が追加/削除されるまでそこに留まります。プラトーの電圧とデバイスを切り替えるために必要な電荷がわかるため、運転要件の推定に役立ちます。したがって、特定のスイッチング時間について、実際のゲート駆動抵抗を計算できます。

BJTは、MOSFETのランプアップ中に出力を移動させることができます。これにより、MOSFETはレールtoレールの電圧振幅を提供できます。


興味深いトポロジですが、私は理解していません:下部のNPN BJTによってVgsが〜0,7Vにクランプされているため、下部のNMOSをオンにする方法はありますか?より低いMOSFETのVgs(th)が非常に低い場合は動作しますが、たとえば、〜100mVのしきい値NMOSを作成できますか?私はそれが簡略化された回路図であることを理解しているので、その点で何かが省略されている可能性がありますが、NPNベースがある場合はバッファシンボルを配置しないでください。あるときに描画しないことは、ばかげた単純化のようです。
ロレンツォドナティがモニカをサポートする

私には手がかりがありません。私はこの質問を面白く、明確な答えがなく、ちょっとした調査を行い、驚いたことに、私の答えを受け入れて支持しました。あなたが言うように、ブロック図はおそらく簡略化されており、NPNはあまり良いものではなく、そのベースには抵抗や電流制限があるかもしれません。
トランジスタ

問題は解決しました、ありがとう!データシートを詳しく調べてみると、実際、MillerDriveアーキテクチャの詳細を示す図(図42)があります。上側と下側の両方のBJTには、いくつかのMOSFETで構成される独自の駆動回路があります。
ロレンツォ・ドナティ、モニカを

@Lorenzo、フィードバックをありがとう。私は答えを調べながらデータシートをスキャンしましたが、その図の重要性を逃しました。
トランジスタ

1
どういたしまして!私はまだ「単純化された図」を全く馬鹿げていると思う。それは「単純化された」ものではなく、間違っています!複雑すぎることを恐れて、MOSFETを4つだけ表示したくない場合は、BJTのベースの前に「ドライバー」と書かれたボックスを配置すれば十分です。えっ!
ロレンツォ・ドナティがモニカを

11

CMOSおよびBJT出力ステージは1つのステージから結合され、製造業者はこれを「MillerDrive(tm)」と呼びます。

なぜこれを行うのかは、データシートで説明されています。

ここに画像の説明を入力してください

私の推測では、CMOSトランジスタだけを使用したり、このチップに使用している製造プロセスでNPNを使用しただけでは達成できない一定の(出力ドライブ)パフォーマンスを達成したいと考えています。

CMOS部分は出力をGNDおよびVDDにプルするのに役立ちますが、NPNでは、GND側に、VDD側にが常に存在するため、これをうまく行えません。VCEsatVBE

NPNは、より多くの電流を供給できる可能性が非常に高く、より高速に切り替わります。これは、使用している製造プロセスの結果である可能性があります。異なるプロセスではMOSFETが非常に優れているため、CMOSのみを使用して同様の性能を達成できる可能性があるためです。ただし、このようなプロセスはより高価になる可能性があります。


9

トップNPNが出力をVDD-0.7 Vにしか到達できないことに注意してください。最後の0.7 ​​Vを処理するのはMOSFETの仕事だと思います。

それは見え BJT年代は、単調な作業のほとんどを行っているとMOSFETは、出力到達VDDと強いGNDを作るの世話をしているかのように。

私は間違っているかもしれません。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.