CMOSの何がすごいですか?


31

ここで多くのトピックを読みました。「CMOS特性を持っている」などのデータシート(AVRなど)で、CMOS特性を持っていると言っている人もいます。

では、なぜ「CMOS特性」があると人々が誇りに思うのでしょうか?

回答:


42

CMOS(相補型金属酸化膜半導体)ロジックには、多くの望ましい特性があります。

  1. 高入力インピーダンス。入力信号は、電極とその制御対象の間に絶縁層(金属酸化物)を備えた電極を駆動します。これにより、容量はわずかになりますが、抵抗は事実上無限になります。1つのレベルに保持されたCMOS入力の入出力電流は、通常1 µA以下の単なるリークです。

  2. 出力は積極的に両方の方法を駆動します。

  3. 出力はほぼレールtoレールです。

  4. CMOSロジックは、固定状態に保持されている場合、ほとんど電力を消費しません。電流消費は、これらのコンデンサが充電および放電される際のスイッチングから生じます。それでも、他のロジックタイプと比較して、優れた速度対電力比を備えています。

  5. CMOSゲートは非常に単純です。基本的なゲートはインバータであり、2つのトランジスタのみです。これは低消費電力と相まって、高密度統合に適していることを意味します。または逆に、サイズ、コスト、および電力について多くのロジックを取得します。


19

これは、IC上でのゲートの構築方法を指します。CMOSは、相補型MOS(金属酸化膜半導体)の略で、PMOSとNMOS(相補型)の両方を使用してロジックを構築します。
CMOSは高速で、大きなファンアウトを備えており、他のテクノロジーよりも消費電力が少なくなります。

その他のファミリは、TTL(トランジスタトランジスタロジック、NPN / PNPがまだ使用されています)、ECL(エミッタ結合ロジック-高速ですが、多くの電力を消費します-さまざまな形式で使用されます)DTL(ダイオードトランジスタロジック-古い)、およびRTL(抵抗トランジスタロジック(古い)

「CMOS互換」または「TTL互換」は、ロジック1および0に必要な電圧レベルを表すために頻繁に使用されます。


私は何かを見逃しているかもしれませんが、CMOSは単なる「相補型金属酸化物半導体」の略ではありません。MOSFETは、金属酸化物半導体電界効果トランジスタ(1つまたは5つ)です。私の理解では、CMOSロジックはMOSFETで構成されていますが、この2つは同義ではありません。
-Alexios

@Alexios-はい、あなたは正しいです-修正されました。私の脳はなんらかの理由でFETを追加しました-MOSの略をほとんどの人が知っていると仮定して、単に「相補MOS」を置くつもりでした。
オリグレイザー

MOSは使用された材料を説明しているのに対して、FETはトランジスタが使用する物理的原理であるため、問題ではないと思います。したがって、それらを結合することは問題ではないと思います。
クラバッキオ

1
@clabacchio-おそらくそうではありませんが、それはCMOSfetではなくCMOSとして知られているため、わかりやすくするためです。
オリグレイザー

15

OliとOlinはCMOSの長所を説明しましたが、一歩後退させてください。

TL:DR:相補ロジックにより、レールツーレールの出力電圧スイングが可能になり、MOSFETトランジスタは非常にスケーラブルな技術です(小さな表面で数十億個のトランジスタを取得できます)(BJTと比較して)

なぜCMOSなのか?

相補ゲートの必要性は、最も単純なゲートの概念がプルアップとプルダウンのアイデアに基づいているためです。これは、出力を「1」に引き上げるデバイス(トランジスタまたはトランジスタのセット)と、「0」に引き下げる別のデバイスがあることを意味します。

VGS>VT>0.7V

相補的です(CMOSの「C」)。これは、反対の動作をする2つのデバイスを使用し、したがって相補的であるためです。次に、nMOS(プルダウン)がスイッチオンするために高い入力電圧(「1」)を必要とし、pMOSが低電圧(「0」)を必要とするため、ロジックが反転します。

しかし、なぜMOSは良いのでしょうか?

また、いくつかの追加情報:Olinが言ったように、MOSFET技術の普及の主な理由は、それが平面デバイスであるということです。つまり、半導体の表面に作成するのに適しています。

これは、写真でわかるように、MOSFET(これはnチャネルであり、同じ基板のpチャネルにはnウェルと呼ばれる追加のドープ領域が必要です)を構築するために、基本的に2つのn +領域をドープし、ゲートと接点を配置します(非常に単純化されています)。

http://en.wikipedia.org/wiki/File:Lateral_mosfet.svg

今日のBJTトランジスタは、表面に「エッチング」されたMOSのような技術で作られていますが、基本的に異なるドープの半導体の3つの層で構成されているため、主にディスクリート技術を対象としています。実際、それらの現在の構築方法は、シリコンの異なる深さでこれらの3つの層を作成することであり、(アイデアを示すために)最近の技術では、平方マイクロメートル程度の領域を占有しますが、MOSトランジスタは20 nm未満のテクノロジーが組み込まれています(この値を定期的に更新します)。全体の面積は100nm² 程度になります。(右の写真)

http://openbookproject.net/electricCircuits/Semi/SEMI_2.html

そのため、他の特性に加えて、MOSFETトランジスタは(今日の技術では)非常に大規模な統合(VLSI)を実現するのにより適しています。

とにかく、バイポーラトランジスタは、優れた直線性特性のため、アナログ電子機器で依然として広く使用されています。また、BJTは同じ技術で構築されたMOSFETよりも高速です(トランジスタの寸法と同じです)。

CMOS vs MOS

CMOSはMOSと同等ではないことに注意してください:Cは「相補的」であるため、MOSゲートの特定の構成(広く使用されていても)ですが、高速回路はダイナミックロジックを使用することが多く、これは基本的に入力容量を減らすことを目的としていますゲート。実際、入力に2つのゲート容量(CMOSと同じ)を持たせることで、テクノロジーを限界まで押し上げようとすると、パフォーマンスが低下します。前の段階で供給される電流を増やすだけで十分であると言えますが、例を挙げると、2倍の充電速度には2倍の充電電流が必要です。つまり、2倍の導電率は2倍のチャネル幅で達成され、入力容量。

パストランジスタロジックのような他のトポロジは、特定のゲートの構造を簡素化し、時には高速化を実現できます。

インターフェースについて

トピックを変更すると、マイクロコントローラーとインターフェイスについて話すとき、入力/出力ピンがフローティング状態のままにならないようにするためにCMOSゲートの高い入力インピーダンスが非常に重要になることに留意することが重要です(保護がある場合、これは内部的に保証されます)ゲートは外部ノイズにさらされ、予測不能な値をとることがあります(ラッチアップと損傷の可能性があります)。したがって、デバイスにCMOS特性があることを示すことも、このことをアドバイスする必要があります。


単一トランジスタの動的ロジックは、現代のデザインでどのように使用されていますか?6502やAtari 2600のビデオチップなどのNMOSデザインで使用されたことは知っていますが、パッシブプルアップまたはサイクルベースのプリチャージ間隔の使用が必要になると思います。受動プルアップは明らかにエネルギー効率も高速でもありませんし、サイクルベースのプリチャージ間隔もスピードを大きく助長するようには見えません。よく知らないトリックはありますか?
-supercat

私は理論を知っているので、誰がそれを正確に実装するのかはわかりませんが、おそらく多くのメーカーが知っています。Dominoロジック、またはNORAロジックに注意してください。パイプラインシステムでは、クロックを使用してプリチャージフェーズを駆動し、それをより多くのステージにインターリーブして、クロックのすべてのエッジを使用できます。そのため、受動的なロード以上の動的なロジックに基づいています。
クラバッキオ

VLSIコースでドミノロジックについて読んだことを思い出しますが、多くのデザインがパイプライン化に傾いているようで、すべての入力クロックサイクルで操作を行い、ドミノロジックでどのように機能するかわかりません。
supercat

ああ、パイプライン処理とドミノロジックは完全に互換性があります!ドミノステージはnMOSのみを使用しますか、それともpMOのみを使用しますか?nステージとpステージのカスケードがあると想像してください:クロックが落ちると、nステージはプリチャージモードになり、pステージは入力を評価します...または、単にレジスタを使用できます...
クラバッキオ

8

CMOSが登場する前、またはCMOSが競争するのに十分な速さになる前に存在していた選択肢を知っているなら、それは素晴らしい技術であると理解するでしょう。

代替手段は、TTL、LS-TTL、P-、またはNMOSでした。

CMOS技術の低消費電力がなければ、現在のマイクロプロセッサはどれも実用に近いものではありませんでした。

今日のCMOSマイクロプロセッサの電力密度(チップ面積あたりの電力消費)は、調理プレートの電力密度に似ています。代替技術の電力密度が100または1000倍になると想像してください。


6

他の人がすでに答えたものに追加するために、チップメーカーが彼らの部品を宣伝する理由の1つは、CMOS互換であるか、実際のCMOS出力を持っているということです。つまり、他のすべてのCMOSおよびCMOS-互換性のあるチップ。

たとえば、CMOS I / Oピンを備えたマイクロコントローラーまたはFPGAがある場合、CMOSグルーロジックチップ、CMOS EEPROM、またはCMOS ADCで使用できます。これらすべての部品に標準化されたインターフェースを使用させることは、(ほとんど)相互に接続できることを意味し、それらは機能します。


3

CMOSとは、集積回路を作成する技術のことです(したがって、抵抗のような受動デバイスには適用されません)。TTLやNMOSなど、他のテクノロジーも存在します。

CMOSの大きな利点は、他の技術よりも消費電力少ないことです。CMOSデザインの静的消費電力はほとんどゼロです。移行中にのみ、CMOSは無視できない量の電力を使用しますが、それでも、最速の実用的な設計では、ピコ秒のオーダーでCMOSが素早く切り替わるので、それでも非常に小さいです。(高い周波数はより頻繁な遷移を意味するため、マイクロコントローラは高いクロック周波数でより多くの電力を消費する理由です。)

つまり、無駄な熱が少なくなり、集積回路がより高密度になります(つまり、同じ機能に対してより小さなICフットプリント)。デバイスがほとんどの場合バッテリーで動作する場合、またはできるだけ小さくする必要がある場合(スマートフォンなど)、これは大きな勝利です。


-3

基本的に、2つのタイプのロジックファミリに分類されます1)ユニポーラロジックファミリ2)バイポーラロジックファミリこのファミリのICは、MOSFETなどのユニポーラデバイスを使用して構築されます。


2
基本的に私たちはロジックファミリに分類されます」、自分をロジックファミリとして識別することを拒否します。
ハリースベンソン
弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.