回答:
CMOS(相補型金属酸化膜半導体)ロジックには、多くの望ましい特性があります。
これは、IC上でのゲートの構築方法を指します。CMOSは、相補型MOS(金属酸化膜半導体)の略で、PMOSとNMOS(相補型)の両方を使用してロジックを構築します。
CMOSは高速で、大きなファンアウトを備えており、他のテクノロジーよりも消費電力が少なくなります。
その他のファミリは、TTL(トランジスタトランジスタロジック、NPN / PNPがまだ使用されています)、ECL(エミッタ結合ロジック-高速ですが、多くの電力を消費します-さまざまな形式で使用されます)DTL(ダイオードトランジスタロジック-古い)、およびRTL(抵抗トランジスタロジック(古い)
「CMOS互換」または「TTL互換」は、ロジック1および0に必要な電圧レベルを表すために頻繁に使用されます。
OliとOlinはCMOSの長所を説明しましたが、一歩後退させてください。
TL:DR:相補ロジックにより、レールツーレールの出力電圧スイングが可能になり、MOSFETトランジスタは非常にスケーラブルな技術です(小さな表面で数十億個のトランジスタを取得できます)(BJTと比較して)
相補ゲートの必要性は、最も単純なゲートの概念がプルアップとプルダウンのアイデアに基づいているためです。これは、出力を「1」に引き上げるデバイス(トランジスタまたはトランジスタのセット)と、「0」に引き下げる別のデバイスがあることを意味します。
相補的です(CMOSの「C」)。これは、反対の動作をする2つのデバイスを使用し、したがって相補的であるためです。次に、nMOS(プルダウン)がスイッチオンするために高い入力電圧(「1」)を必要とし、pMOSが低電圧(「0」)を必要とするため、ロジックが反転します。
また、いくつかの追加情報:Olinが言ったように、MOSFET技術の普及の主な理由は、それが平面デバイスであるということです。つまり、半導体の表面に作成するのに適しています。
これは、写真でわかるように、MOSFET(これはnチャネルであり、同じ基板のpチャネルにはnウェルと呼ばれる追加のドープ領域が必要です)を構築するために、基本的に2つのn +領域をドープし、ゲートと接点を配置します(非常に単純化されています)。
今日のBJTトランジスタは、表面に「エッチング」されたMOSのような技術で作られていますが、基本的に異なるドープの半導体の3つの層で構成されているため、主にディスクリート技術を対象としています。実際、それらの現在の構築方法は、シリコンの異なる深さでこれらの3つの層を作成することであり、(アイデアを示すために)最近の技術では、平方マイクロメートル程度の領域を占有しますが、MOSトランジスタは20 nm未満のテクノロジーが組み込まれています(この値を定期的に更新します)。全体の面積は100nm² 程度になります。(右の写真)
そのため、他の特性に加えて、MOSFETトランジスタは(今日の技術では)非常に大規模な統合(VLSI)を実現するのにより適しています。
とにかく、バイポーラトランジスタは、優れた直線性特性のため、アナログ電子機器で依然として広く使用されています。また、BJTは同じ技術で構築されたMOSFETよりも高速です(トランジスタの寸法と同じです)。
CMOSはMOSと同等ではないことに注意してください:Cは「相補的」であるため、MOSゲートの特定の構成(広く使用されていても)ですが、高速回路はダイナミックロジックを使用することが多く、これは基本的に入力容量を減らすことを目的としていますゲート。実際、入力に2つのゲート容量(CMOSと同じ)を持たせることで、テクノロジーを限界まで押し上げようとすると、パフォーマンスが低下します。前の段階で供給される電流を増やすだけで十分であると言えますが、例を挙げると、2倍の充電速度には2倍の充電電流が必要です。つまり、2倍の導電率は2倍のチャネル幅で達成され、入力容量。
パストランジスタロジックのような他のトポロジは、特定のゲートの構造を簡素化し、時には高速化を実現できます。
トピックを変更すると、マイクロコントローラーとインターフェイスについて話すとき、入力/出力ピンがフローティング状態のままにならないようにするためにCMOSゲートの高い入力インピーダンスが非常に重要になることに留意することが重要です(保護がある場合、これは内部的に保証されます)ゲートは外部ノイズにさらされ、予測不能な値をとることがあります(ラッチアップと損傷の可能性があります)。したがって、デバイスにCMOS特性があることを示すことも、このことをアドバイスする必要があります。
CMOSとは、集積回路を作成する技術のことです(したがって、抵抗のような受動デバイスには適用されません)。TTLやNMOSなど、他のテクノロジーも存在します。
CMOSの大きな利点は、他の技術よりも消費電力が少ないことです。CMOSデザインの静的消費電力はほとんどゼロです。移行中にのみ、CMOSは無視できない量の電力を使用しますが、それでも、最速の実用的な設計では、ピコ秒のオーダーでCMOSが素早く切り替わるので、それでも非常に小さいです。(高い周波数はより頻繁な遷移を意味するため、マイクロコントローラは高いクロック周波数でより多くの電力を消費する理由です。)
つまり、無駄な熱が少なくなり、集積回路がより高密度になります(つまり、同じ機能に対してより小さなICフットプリント)。デバイスがほとんどの場合バッテリーで動作する場合、またはできるだけ小さくする必要がある場合(スマートフォンなど)、これは大きな勝利です。