タグ付けされた質問 「vlsi」

閉じた。この質問は意見に基づいています。現在、回答を受け付けていません。 この質問を改善したいですか？この投稿を編集して事実と引用で答えられるように質問を更新してください。 10か月前に閉鎖されました。 私の理解では、最新のコンシューマーCPUのほとんどは同期ロジックに基づいています。一部の高速アプリケーション（信号処理など）は、高速化のために非同期ロジックを使用します。 しかし、今日の市場では、消費者製品の速度が主なセールスポイントの1つです（AMD対Intelを参照してください）。より複雑なリソグラフィの開発は、完全非同期ロジックの採用よりも高速ですか それとも、非同期ロジックはVLSIアプリケーションには複雑すぎる/実用的ではありませんか？

19 digital-logic  vlsi  synchronous 

鶏のビットは、「それが故障したり悪影響を与えるパフォーマンスを証明した場合、チップの機能の無効化1に、設計者によって使用することができ、チップ上のビットです。」 スペース認定ロジックコンポーネントはこの機能を残しますか、またはスペース認定ICの最終設計の「ベストプラクティス」は、最終的なダイからチキンビットによって制御される冗長機能を使用しますか？ 私の推測では、パフォーマンスが望ましくない機能が最終的なダイに残っている場合、チキンビットはSEE（シングルイベントエフェクト）またはその他の放射効果によってビットフリップの影響を受けやすく、したがって、望ましくない機能、およびおそらく宇宙でのミッションに影響を与えます。

12 integrated-circuit  vlsi  radiation  space 

標準のCMOSプロセスとDRAMの製造の違いに言及する質問がいくつかあります。 マイクロコントローラーのRAMが少ないのはなぜですか？ SDRAMの製造中に、DRAMプロセスにロジックをどのように統合しますか？ 正確にはそれらの違いは何ですか、またはこれは完全に企業秘密ですか？リソグラフィプロセスについて一般的な高度な知識を持っている人に詳細な回答をお願いします。

10 cmos  vlsi  dram 

非同期回路の設計とプロトタイプを作成するための適切に確立されたツールがないことを知り、私は驚き、ある程度ショックを受けました。 私はVLSI非同期回路を設計するための適切な方法を見つけるためにグーグルおよびその他の手段を使用して検索を続けていますが、これまでのところ検索は答えを生成できませんでした。 VLSI設計を自動化するためのBalsaなどの一部の廃止されたツールがありますが、それらは完全に文書化されておらず、使用が困難です。私が探しているのは、同期の世界にあるFPGAのようなものです。 とにかく、信頼できるツールの名前と、非同期回路設計の負担を軽減するハードウェアのプロトタイピングを共有していただければ幸いです。

9 fpga  vlsi  eda 

RTLコードで宣言された遅延は決して合成できないことを常に読んでいます。これらはシミュレーションのみを目的としており、最新の合成ツールはコード内の遅延宣言を無視します。 例：合成ツールによってx = #10 y;考慮さx = y;れます。 ハードウェア記述言語（VHDL、Verilog、Sytem-Verilogなど）の遅延宣言を合成できない理由は何ですか。

8 verilog  vlsi  system-verilog  asic