タグ付けされた質問 「system-verilog」

私が見たすべての教科書は、テストと検証が2つの異なる概念であるという事実を大きく作ります。しかし、それらのどれも明確な（または、最後に私にとって十分に明確な）区別を提供しません。 コンテキストを提供するために、ハードウェア設計言語（HDL）を使用したデジタルハードウェア設計の検証に興味があります。 「物理的」または「有形」の違いに頼る説明を見てきました。製造されたデバイスに関するものであれば、それはテストです。これが全体の話ですか？そうだとすれば、なぜ「テスト」という言葉が検証で頻繁に出てくるのか（特に機能検証では、テストケース、テストベンチ、DUT（テスト対象デバイス）、ディレクテッドテスト、ランダムテストなどについて話します）

15 vhdl  verilog  test  system-verilog  verification 

違いは何である>>と>>>のverilog /システムのverilogでは？==1と0のみを===テストし、1、0、X、Z をテストすることを知っています。シフト演算子とどのように似ていますか？

8 verilog  system-verilog  data-operator 

RTLコードで宣言された遅延は決して合成できないことを常に読んでいます。これらはシミュレーションのみを目的としており、最新の合成ツールはコード内の遅延宣言を無視します。 例：合成ツールによってx = #10 y;考慮さx = y;れます。 ハードウェア記述言語（VHDL、Verilog、Sytem-Verilogなど）の遅延宣言を合成できない理由は何ですか。

8 verilog  vlsi  system-verilog  asic