タグ付けされた質問 「altium」

Altium Designerで作成した完成したPCBデザインがあります。ビアサイズを大きくしたい。しかし、それらが多すぎて、1つずつ変更するのは非常に長くて面倒な作業になります。それらを一度に選択してサイズ変更できる方法はありますか？

10 pcb  pcb-design  routing  via  altium 

ATmega328p atmelマイクロコントローラーを使用するアプリケーションに取り組んでいます。私は28 PDIPバージョンから始めましたが、今は32 TQFPを使用したいと思います。Altiumプロジェクトをコンパイルした後、2つの追加の入力があることに気付きました。 データシートによると、これらの入力はADC7：6であり、「A / Dコンバータへのアナログ入力として機能します。これらのピンはアナログ電源から給電され、10ビットADCチャネルとして機能します」。 一部の人々がADCを使用し、浮動入力を持っているときに未知の結果を得ていることをオンラインで読みました。私が読んだのはプルダウン抵抗をアクティブにすることですが、それらを構成する方法がわかりません（I / Oポートに属していないため）。また、私のアプリケーションではA / Dコンバーターもまったく使用していません。 ベストプラクティスは何ですか？外部プルダウン抵抗を接続する必要がありますか？Altiumエラーを無視しますか？

10 adc  atmega  altium  floating-pin 

はじめに：私はイーサネット接続システムを趣味として設計することを目指しています（つまり、十分な時間を費やしますが、あまり費やしたくありません）。私の設計上の制約は、理想的には、最小0.3mmの穴と最小0.15mmのトラック/クリアランスを備えた2層100mm x 100mm PCB、最大0.6mmの薄い合計スタックアップに固執することです。私の既知の製造元で4層PCBを製造するコストは、必要な数量のコンポーネントのコストを超えています（実際には1つだけですが、私の特定のケースでは最大10個のPCBで同じコストがかかります）。 私のアプローチ： Altium DesignerのKSZ8091RNA PHYにRMIIで接続された内蔵イーサネットMACを備えたATSAME54N20マイクロコントローラー。 質問1：私が成功する確率はどれくらいですか？合計高さ0.6mmのスタックアップオプションを使用しても、GNDへの68オームの特性インピーダンスを維持すること（GNDはまだ注がれていません）は不可能と思われますが、最大トレース長は30mm未満で、CLKなどのトレースは4mmです。このような回路でリンギングと反射の問題が発生する可能性はありますか？ 質問2：長さのマッチングは行われていませんが、両方のTXトレースは一緒にルーティングされ、RXトレースから分離されています。厳密な長さのマッチング許容誤差を検討する必要がありますか？ 質問3：ハイライトされたNETは、高インピーダンスに設定される2つの未使用ピンを経由することでビアを節約します。これは一般的な方法ですか？これを行うとシグナルインテグリティは影響を受けますか？ビアを使用する方が良いですか？ 注1： NCピンパッドを介してトレースを実行することについて説明しているトピックを見つけました。私の場合、十分に文書化された未使用のピンについて疑問に思っています。私もこの投稿に出くわしましたが、私はこのボードを自分でリフローはんだ付けする予定があり、そうする経験がないので、ピンを切断したり、チップに作用する不均一な表面張力に対処したりしたくありません。 注2： PHYから磁気回路への100オームの差動インピーダンストラックはまだ実行されていませんが、RMII信号に近づくことなくPHYから出ています。 注3：この機会に、コミュニティの知識と支援に感謝します。誰かが私の投稿が将来役立つことを願っています！ ファローアップ： すべてのRMIIネットの長さは29.9mm +/- 0.1mmに一致していました。 未使用のピンはトレースの実行に使用されませんでした。 スタックアップは総厚1.6mmのボードで構成され、インピーダンスの制御は行われませんでした。 GNDは、いくつかの3.3Vポリゴンと共に注がれる必要があり、どのトラックの下でも違反しません。 このデザインの方が優れていますか？ それはうまくいくように見えますか？ フォローアップ2： -インピーダンスをより一致させるために、グランド付きのコプレーナ導波路が実装されました。 私が見つけたRMIIトレースの正しい伝送線路インピーダンスに対する最も包括的な答えはWikipediaでした： RMII信号は、伝送ラインではなく集中信号として扱われます。終端や制御されたインピーダンスは必要ありません。これを可能にするには、出力ドライブ（およびスルーレート）をできるだけ遅くする必要があります（立ち上がり時間1〜5 ns）。ドライバーは、25 pFの容量を駆動できる必要があります。これにより、最大0.30 mのPCBトレースが可能になります。少なくとも規格では、信号を伝送ラインとして扱う必要はないとしています。ただし、1 nsのエッジレートでトレースが約2.7 cmより長い場合、伝送線路の影響が重大な問題になる可能性があります。5 nsでは、トレースは5倍長くなる可能性があります。関連するMII規格のIEEEバージョンは、68Ωトレースインピーダンスを指定しています。ナショナルセミコンダクターでは、反射を低減するために、MIIまたはRMIIモードのいずれかに33Ω（ドライバー出力インピーダンスに追加）の直列終端抵抗を備えた50Ωトレースを実行することを推奨しています。 その他には、RMII v1.2仕様が含まれています。 すべての接続は、PCB上のポイントツーポイント接続であることが意図されています。通常、これらの接続は電気的に短い経路として扱うことができ、伝送ラインの反射は安全に無視できます。電気的に長いPCBトレースのコネクタも特性インピーダンスも、この仕様の範囲内にはありません。ボードレベルのノイズとEMIを最小限に抑えるには、出力ドライブをできるだけ低くすることをお勧めします。 そして、Sun Microsystemsのガイドライン： MII信号と同様に、GMII信号は、次の式に従って信号の完全性を維持するためにソース終端されます。Rd（バッファインピーダンス）+ Rs（ソース終端インピーダンス= Z0（伝送線路インピーダンス））。 すべてのRMIIネットの長さは40mm +/- 0.1mmに一致していました。 未使用のピンは信号トレースの実行に使用されませんでした。 未使用ピンはGNDおよび3.3V接続に使用されました。 スタックアップは、総厚1.6mmのボードで構成されています。 このデザインの方が優れていますか？ …

10 pcb-design  altium  ethernet  signal-integrity  rmii 

質問 In-PCBスパイラルインダクタを再利用するためにガーバーファイルをAltium Designer PCBドキュメントにインポートしたいのですが、インポーターはガーバーファイルを正しい方法で解釈できません。ガーバーファイルをAltium Designerのレイアウトにインポートする方法に関する知識はありますか？ 背景/私が試した内容 このPCBスパイラルを含むデザインはリニアテクノロジーズのリファレンスデザインであり、ここからダウンロードできるデザインファイルがあります（リンクをクリックすると.zipファイルがダウンロードされます）。設計ファイルには、Mentor Pads PCBファイルだけでなく、ガーバーファイルも含まれています。 私が使用しているECADシステムはAltium Designer 15.1です。Mentor PADS PCBファイルはバイナリタイプであるため、Altium Designerレイアウトドキュメントにインポートできません。Altium DesignerはASCIIタイプのMentor PADS PCBファイルしかインポートできず、PADSバイナリ形式からPADS ASCII形式に変換するための変換ツールにアクセスできません。したがって、ガーバーファイルをAltiumレイアウトドキュメントにインポートしようとしました。結果はまったく正しくありません。上層の銅の混乱があります。 Mentor PADS PCBファイルを無料のMentor PADSビューアで開いたところ、デザインは想定どおりに表示されました。また、ガーバーファイルをCAMtastic（Altium Designerに組み込まれているガーバービューアー）にインポートしました。デザインは想定どおりになっています。また、CAMtasticから新しいガーバーファイルをエクスポートしてから、Altium Designer PCBドキュメントにインポートしようとしましたが、うまくいきませんでした。 元の投稿に追加（1） Altium Designer PCBドキュメントへのガーバーファイルのインポートを試みてきた方法は、新しいPCBドキュメントを開いてから、ファイル->を選択して一度に1つのガーバーファイルをインポートすることです。 Import-> Gerber File。トラックとパッドが混乱するだけなので、最初のインポート後に停止します。 元の投稿に追加（2） 組み込みのAltium CAMtasticビューアを使用してガーバーファイルを開くだけでは、完全な答えにはなりません。これらのガーバーファイルからいくつかのデザイン要素をデザインに転送して再利用したいと考えています。

10 altium  eda  gerber 

Altiumでポリゴンを描くと、別のネットの銅の周りに自動的にギャップが残ります。しかし、私のVinネットは高電圧であり、1mmのクリアランスが必要です。したがって、Vinポリゴンを描画する場合、他のネットとの間に1mmのクリアランスを残す必要があります。そして、Vin viaの上に別のネットのポリゴンを描画する場合も、1mmのクリアランスを残す必要があります。 デザインルールを設定しようとしましたが、役に立ちませんでした。 2つのネットの1つがVinの場合、ポリゴンに1mmのクリアランスを自動的に残すにはどうすればよいですか？

10 altium  clearance 

Altium Designerを使用してPCB上の高速信号伝搬をシミュレートする方法をついに発見しました。使いやすく便利です。 私は疑問に思う、 Altiumシグナルインテグリティチェックの結果、現実にどれだけ近いか（PCBレイヤーが正しく設定され、ドライバーとレシーバーに適切なモデルが使用されている場合）、および HyperLynxのような（よりよく知られている/強力な）ツールを使用する主な利点は何ですか？

9 altium  signal-integrity  hyperlynx 

私はアルティウムの初心者です。8本のワイヤーを接続しようとしていますが、バスを使用しています。Altiumのウェブページでこれを読みましたが、必要な方法でバスを接続する方法についてはあまり説明していません。このように接続したい： ピン数が両側で一致しないことは知っていますが、それが私の考えです。可能であれば、ポートまたはネットラベルとバスを接続したいと思います。私はこの方法を試しました： しかし、PCBデザインにインポートするときに接続されていません。これを行う正しい方法はどうですか？

9 schematics  bus  altium 

Altium Designer 14.3で、2つの16ビットバスを32ビットバスにマージしようとしています。入力バスの1つが出力バスの下位16ビットになり、もう1つが出力バスの上位16ビットになります。以下は、私が試みた方法の画像です。 ドキュメントをコンパイルしようとすると、次のエラーが表示されますDuplicate Net Names Bus Slice \Y[31..0]。Altiumが\Yネットを再定義しようとしていると思っているのはわかりますが、2つのバスをマージして、別々の2つのバスのすべてのピンを切り離して、それらをマージする以外に良い方法はありません。これがFPGA HDL回路図である場合の設計方法です。 どうすればよいですか？

9 schematics  altium  bus 

プロジェクトにPIC12F675を使用していますが、1つの点を除いてすべて正常に動作します。GP4はデジタルIOとして機能しません。設定とコードをよく見てきましたが、何も見つかりませんでした。 構成： #pragma config FOSC = INTRCCLK #pragma config WDTE = OFF #pragma config PWRTE = OFF #pragma config MCLRE = OFF #pragma config BOREN = ON #pragma config CP = OFF #pragma config CPD = OFF コード： #include <xc.h> #include <math.h> #include "config.h" #define _XTAL_FREQ 4000000 void delay(unsigned int …

9 pic  c  embedded  programming  audio  oscillator  spark  dc-dc-converter  boost  charge-pump  eagle  analog  battery-charging  failure  humidity  hard-drive  power-supply  battery-charging  charger  solar-energy  solar-charge-controller  pcb  eagle  arduino  voltage  power-supply  usb  charger  power-delivery  resistors  led-strip  series  usb  bootloader  transceiver  digital-logic  integrated-circuit  ram  transistors  led  raspberry-pi  driver  altium  usb  transceiver  piezoelectricity  adc  psoc  arduino  analog  pwm  raspberry-pi  converter  transformer  switch-mode-power-supply  power-electronics  dc-dc-converter  phase-shift  analog  comparator  phototransistor  safety  grounding  current  circuit-protection  rcd  batteries  current  battery-operated  power-consumption  power-electronics  bridge-rectifier  full-bridge  ethernet  resistance  mosfet  ltspice  mosfet-driver  ftdi  synchronous  fifo  microcontroller  avr  atmega  atmega328p  verilog  error  modelsim  power-supply  solar-cell  usb-pd  i2c  uart 

8線バスchselect[7..0]です。また、4つの繰り返しサブシートがあり、それぞれに2つの入力CSAbとがありCSBbます。これらの入力CSAb_0, CSBb_0, CSAb_1, CSBb_1,...,CSBb_3は、アンダースコアの後の数字が、繰り返されるサブシートのインスタンスを示す場所として示します。 このようにバスを接続したい： chselect[0] --> CSAb_0 chselect[1] --> CSBb_0 chselect[2] --> CSAb_1 chselect[3] --> CSBb_1 chselect[4] --> CSAb_2 chselect[5] --> CSBb_2 chselect[6] --> CSAb_3 chselect[7] --> CSBb_3 これがアルティウムでの私の試みです これは正しいですか、および/またはベストプラクティスと一致していますか？ Altiumフォーラムでも質問しました。

8 altium  bus 

AltiumでPCBボードをルーティングしています。今日、マウスをパッドの上に置くと、影付きの「キー」記号が表示されます。それらの意味は何ですか？

8 pcb  altium  eda 

コンポーネントがすべて表示され、他のコンポーネントと重ならないように、Altiumにコンポーネント指定子を自動的に配置する方法はありますか？ ここでは明確な例を示していますが、これは購入する必要のある別個のソフトウェアのようです。これを達成するための組み込み機能はありますか？ 私が達成したいのはこれです：

8 altium 

MultiChannelブロックを含む回路図を設計しています。発信信号のあるハーネスをポートとして使用したいと思います。単線を使用すると、出力にバスができます。これは明らかです。しかし、どうすればさまざまなハーネスにアクセスできますか？ 写真はアイデアを示していますが、機能していません！ デザインをコンパイルすると、次のエラーが発生します。 重複エントリのあるシートシンボルシートエントリMEMS1-MEMS_CNT（パッシブ） （エンティティとハーネスごとに繰り返されます）

8 altium 

Molexコネクタのフットプリントを作成しようとしていますが、Altium内のウィザードでは実行できないと思うので、手作業で作成する必要があると思いますが、完全に失われています。ヘルプ、ヒント、トリック、チュートリアル、ビデオ、または私を助けるどんなものでも。コンポーネントウィザードには「エッジコネクタ」がありますが、それは何か別のものだと思います。 これがフットプリントを作成したいコネクタです。3ピン版です。

8 altium  footprint