チャネライズドサブシートのさまざまなポートにバスワイヤーを接続する

8線バスchselect[7..0]です。また、4つの繰り返しサブシートがあり、それぞれに2つの入力CSAbとがありCSBbます。これらの入力CSAb_0, CSBb_0, CSAb_1, CSBb_1,...,CSBb_3は、アンダースコアの後の数字が、繰り返されるサブシートのインスタンスを示す場所として示します。

このようにバスを接続したい：

chselect[0] --> CSAb_0
chselect[1] --> CSBb_0

chselect[2] --> CSAb_1
chselect[3] --> CSBb_1

chselect[4] --> CSAb_2
chselect[5] --> CSBb_2

chselect[6] --> CSAb_3
chselect[7] --> CSBb_3

これがアルティウムでの私の試みです

これは正しいですか、および/またはベストプラクティスと一致していますか？

Altiumフォーラムでも質問しました。

うまくいくアプローチ：

内部でdigital_interface.SchDoc、図1に示すようにピンをグループ化します。

図1： 2つのバスにグループ化されたデジタルピン 各バスは、チャネライズドブロックの1つの入力に接続されます。

次に、最上位のシートで、図2に示すように標準のチャネル化を使用します。

図2：CSAbとCSBbバスは通常の方法でチャネル化されています。

これは私が望むほどエレガントではありませんが、動作します。