タグ付けされた質問 「ram」

オンチップキャッシュRAMを搭載したCPU（Intel i3 / i5 / i7 / Xeonなど）は、外部メモリバンクを接続せずに、それを唯一の機能RAMとして使用できますか？ または必要があり、外部RAMがあること、およびキャッシュがアクセスまたは単独で使用することはできませんか？ 最近のデスクトップ/サーバーCPUは、多くの場合、1990年代の多くのコンピューターがシステムメモリ全体に搭載していたよりも多くの内部キャッシュRAMを備えているため、単純なコードを実行するのに十分な容量が必要です。 6502などのキャッシュが存在する前のCPUは、内部CPU RAMがアドレスカウンターとアキュムレータ用に数バイトしかなかったため、何もできません。 これは、現代のオペレーティングシステムを実行する問題ではなく、カスタムROMにプログラムされた単純なコードを実行するか、16進入力キーパッドを使用して手入力することです。

61 microprocessor  ram  cache 

おそらくこれは知覚上の問題ですが、マイクロコントローラーは過去20年間で飛躍的に進歩しており、ほぼすべての点で、クロック速度の高速化、周辺機器の増加、デバッグの容易化、32ビットコアなどのように思われます... RAMが数十KB（16/32 KB）で表示されることはまだ一般的です。 コストやサイズの問題に直接なるとは思えません。あるしきい値を超えるRAMコントローラーの複雑さの問題ですか？ それとも、一般的には必要ないというだけですか？ 人気のあるインターネットサプライヤのパーツマトリックスを見ると、256 KBのCortex M4が8米ドル未満で見られ、さらに数ドルでROMのないものを見つけることができますが、かなりまばらです... MBの揮発性ストレージを備えたマイクロコントローラーは必ずしも必要ではありませんが、誰かが...

39 microcontroller  integrated-circuit  memory  ram  theory 

マイコンコンパイラがRAMから関数を強制実行（または提案）するためのマクロに出くわしました。 https://siliconlabs.github.io/Gecko_SDK_Doc/efr32mg1/html/group__RAMFUNC.html#gac6abbc7f869eec9fb47e57427587c556 http://processors.wiki.ti.com/index.php/Placing_functions_in_RAM https://www.iar.com/support/tech-notes/linker/controlling-placement-of-the-section-where-__ramfunc-functions-reside-ewarm-5.x--6.x/ https://community.nxp.com/thread/389099 これはどのような場合に価値がありますか？利点が速度の向上だけである場合、常にRAMから実行しないのはなぜですか？これは一般に、より高い電流引き込みを引き起こしますか？

27 microcontroller  ram 

電気信号と光信号の変換に関して、新しい記録破りのデータ転送速度がどのように達成されるかを理解したことはありません。 255 Tbitのデータがあり、1秒で転送したいとします。（これは現実世界の成果です。）255 Tbitを、たとえば255兆個のコンデンサー（RAM）に保存しました。これで、各ビットを連続して読み取り、1秒後に255兆個すべてを読み取ることができるようになります。これは明らかに3 GHzプロセッサによって調整されていません。 受信側はどうですか？パルスは255 THzで送信されますが、入力信号を読み取ろうとする電子機器のリフレッシュレートは255 THzではありません。私が想像できる唯一のものは、クロック信号が0.000000000001秒未満で時分割多重化（遅延）された数千のプロセッサです。そのような多重化をどのように実現するかは、この周波数の千倍の差があるという私の問題に戻ってきます。

25 communication  ram  clock-speed  optical-fibre  photonics 

この記事では、DDR4 SDRAMの帯域幅が約8倍のDDR1 SDRAMであることを示しています。ただし、列アドレスを設定してからデータが使用可能になるまでの時間は、10％（13.5ns）しか短縮されていません。クイック検索により、最速の非同期のアクセス時間が示されます。SRAM（18歳）は7nsです。SDRAMのアクセス時間が非常に遅くなったのはなぜですか？その理由は、経済的、技術的、または基本的なものですか？

22 ram  speed  ddr  latency 

私はかなり簡単な質問を持っていますが、どこでもそれに対する答えを見つけることができませんでした。 コードとデータが同じRAMにあるVon-Neumannシステムでは、CPUはすべての命令をメモリからフェッチする必要があります。現在、コンピューターコンポーネント間で大量のデータを移動するために、周辺機器がメインシステムRAMにアクセスできるダイレクトメモリアクセスコントローラーがあります。 私の質問は次のとおりです：DMAが、たとえばハードディスクとRAMの間の（おそらく非常に長い）データ転送を許可している場合、それはCPUがRAMを使用できず、したがって次の命令をフェッチできないことを意味しませんか？ 手短に言えば、DMAは、すべてのI / O読み取りと書き込みを調停するプロセッサを置き換えることで、プロセッサを解放して他のことを行えるようにすることを目的としています。ただし、RAMから命令をフェッチできない場合は、とにかく解放されていません。 ここに欠けている詳細はありますか？ ありがとう

19 microprocessor  cpu  ram  dma 

私はP1004B746400 B7464 REV.Aボードを持っています。これは2つのTI TMS418169DZチップを搭載した72ピンSIMM RAMです。72ピンSIMM構成によると、ピン＃1、＃39、＃72はグランドV ssで、ピン＃10は電源V ccです。 ただし、これらのグランドピンと電源ピンはどこにも接続されていません。つまり、これらのピンに接続しているボード上のトレースはありません。今、私は何が欠けているのか、グランドと電源ピンはどのように機能するのだろうかと思います。 ピン＃1と＃72を以下に示しますが、これらには接続するトレースがありません。

17 pcb  pins  ram 

クロックスピードを2倍にし、立ち上がりエッジまたは立ち下がりエッジのいずれかで読み取り/書き込みを行う代わりに、クロックの立ち上がりエッジと立ち下がりエッジごとにDDRラムと読み取り/書き込みを使用するのはなぜですか？ それぞれに賛否両論はありますか？

16 clock  ram  ddr 

私は最近、アセンブリの学習を開始し、リンカスクリプトおよびハードウェアプログラミングのその他の低レベルの詳細について知るようになりました。また、コンピューターアーキテクチャーについても学んでおり、その過程のどこかで、メモリモデルの私の写真がずっと間違っているのではないかと恐れるようになりました。 私が現在理解していることによると、すべてのコードとデータは、バイナリをプロセッサに「焼き付け」た直後に不揮発性メモリに存在します。揮発性のRAMにはリセット時に何も含まれません。プログラムが「実行」を開始すると、ほとんどの場合（AFAIK）Flashの最下位アドレスであるアドレス0x0000から実行されます。そのため、命令はフラッシュをCPUコアに接続するバスにラッチされ、実際の実行が行われます。ただし、CPUがメモリからデータを取得または保存することについて話すとき、通常はRAMについて話します-プログラムメモリからもデータを読み書きできることを認識しています（これはAVRで行われました）しかし、それはそれほど一般的ではありませんか？RAMがROMよりも高速であるため、そこにデータを保存することを好みますか？ この質問に対する受け入れられた答えは、ほとんどのコードがRAMから実行されることを示しています。 これは、スタートアップランタイムコード（それ自体がFlashから実行される）がすべてのプログラムオペコードをFlashからRAMにコピーし、何らかの方法でFlashのアドレスをRAMにマップしてCPUがそこからオペコードをフェッチする必要があることを意味しますか？起動時に.dataセクションをROMからRAMに移動するプロセスに似ていますか？ これは、プログラムとデータメモリがバスを共有するフォンノイマンアーキテクチャではより単純であると想像できますが、ハーバードアーキテクチャでは、すべてのコードとデータが最初にCPUレジスタを通過する必要があるということではありませんか？ おそらく推測できるように、私はこのビジネス全体に少し混乱しすぎています。常により高い抽象化レベルでプログラミングしてきたので、私はそのような詳細に簡単に困っています。どんな助けも大歓迎です。

13 flash  ram  linker-script 

偶然かもしれませんが、RAM（ハードウェア固有の場合はAtmega 328）を使い果たしたときに、使用したマイクロコントローラーがリブートしたことに気付きました。マイクロコントローラがメモリを使い果たしたとき、それは何をしますか？そうでない場合は、どうなりますか？ なぜ、どのように？スタックポインターは、割り当てられていないメモリ範囲まで盲目的に増加（またはロールオーバー）しますが、その後どうなりますか：リブートする（または他の影響の中でも）重要な上書きの結果である何らかの保護がありますデータ（私はフラッシュから直接実行されると思うコードとは異なると仮定します）？ これがここにあるのかStack Overflowにあるのかわかりません。ハードウェアがその役割を果たしていると確信していますが、これを移動すべきかどうかを教えてください。 更新 メモリ破損の背後にある実際のメカニズムに特に興味があることを指摘する必要があります（SPのロールオーバーの結果ですか？>それはuCのメモリマッピングなどに依存しますか？）

12 microcontroller  memory  cpu  ram 

私が使用しようとしています携帯ラムを上Nexys 4 FPGA開発ボード。ザイリンクスVivadoを使用していて、Microblazeソフトコアプロセッサで読み取りと書き込みを実行できるようにしたいと考えています。これまでのところ、ブロックデザインでプロセッサを作成しました。 インターネットを何度も探した結果、有望と思われる外部メモリコントローラーまたはEMCが見つかりました。Ramを接続するにはどうすればよいですか？HDLラッパーを作成し、EMCのポートをRAMのピンに接続してみましたが、必要以上のポートがあります。Nexys 4の例やVivado EMCの例は見つかりません。 また、Nexys 2にはオンボードメモリコントローラーの例があることがわかりました。RAMのパーツ番号が同じであることがわかります。これは使用できますか？また、Mircoblazeと組み合わせてどのように使用しますか？

10 fpga  memory  ram 

私はコールドブートのトリックについてしばらく知っていましたが、その背後にある物理を実際に考慮したことはありません。私は論文を読みましたが、なぜそれが機能するのかについてはあまり触れていません。 RAMスティックを物理的に非常に低い温度まで冷却すると、電源がなくても、RAMに保存されているデータが長期間維持されるのはなぜですか。 DRAM ICは本質的にトランジスターコンデンサーのストレージセルの大規模な配列であることを知っていますが、なぜ温度が変化するのか理解できません。 それはさらに質問を引き起こします： デバイスの減衰特性は、セルの「以前の」値を、通常またはより低い温度で測定できるようにするのに十分ですか？ これは、ビット腐敗の原因となる現象と同じですか、つまり、コンピュータメモリでビットがランダムに反転しますか？ これは、マイクロプロセッサの状態の変更や、ディスクリート回路でのトランジスタの切り替え方法の変更など、他のシナリオにも当てはまりますか？ 極端な寒さが原因で充電状態がゆっくりと減衰する場合、RAMを加熱するとRAMに保存されているデータがすべて消去されることを意味しますか？

9 memory  temperature  ram  sdram 

最新のx86プロセッサには、少なくとも512KのL2キャッシュがあります。この量のメモリに完全に収まるアプリケーションがあります。RAMを接続せずにこれらのチップを実行できますか？もしそうなら、CPUがRAMの一貫性を維持しようとするときに、書き戻しのタイミングのペナルティを排除する方法はありますか？ 私は特定のアプリケーションを考えていません、それは単なるアイドルの好奇心です。しかし、これが役立つニッチなアプリケーションがどこかにあると確信しています。

9 memory  cpu  ram 

プロジェクトのフラッシュサイズとRAMを選択する必要があります。使用したいマイクロコントローラーはTI MSP430シリーズです。その低消費電力とバリューラインシリーズのコストのため。ただし、要件の収集を決定するのはまったくの初心者です。私のプログラミング経験のほとんどは、一般にプログラムサイズ、RAM、およびプロセッサ速度が一般的なアルゴリズムタスクであまり問題にならないデスクトップベースのシステムでの経験です。 次の質問があります。 マイクロコントローラーのRAMとフラッシュサイズの決定に関するガイドラインまたは標準的な方法はありますか？ 何行のコード（C）がMCUのフラッシュサイズの量に変換されますか？ Flashのサイズを最小限に抑える必要がある場合、アセンブリ言語が唯一の解決策ですか？ プロジェクトのマイクロコントローラーの一般的な選択に関して、この分野の専門家はどのようにして、タスクに最適なマイクロコントローラーを決定しますか？彼らはどのようなリソースを検索しますか？彼らはどのようなガイドラインに従っていますか？

9 flash  msp  ram 

プロジェクトにPIC12F675を使用していますが、1つの点を除いてすべて正常に動作します。GP4はデジタルIOとして機能しません。設定とコードをよく見てきましたが、何も見つかりませんでした。 構成： #pragma config FOSC = INTRCCLK #pragma config WDTE = OFF #pragma config PWRTE = OFF #pragma config MCLRE = OFF #pragma config BOREN = ON #pragma config CP = OFF #pragma config CPD = OFF コード： #include <xc.h> #include <math.h> #include "config.h" #define _XTAL_FREQ 4000000 void delay(unsigned int …

9 pic  c  embedded  programming  audio  oscillator  spark  dc-dc-converter  boost  charge-pump  eagle  analog  battery-charging  failure  humidity  hard-drive  power-supply  battery-charging  charger  solar-energy  solar-charge-controller  pcb  eagle  arduino  voltage  power-supply  usb  charger  power-delivery  resistors  led-strip  series  usb  bootloader  transceiver  digital-logic  integrated-circuit  ram  transistors  led  raspberry-pi  driver  altium  usb  transceiver  piezoelectricity  adc  psoc  arduino  analog  pwm  raspberry-pi  converter  transformer  switch-mode-power-supply  power-electronics  dc-dc-converter  phase-shift  analog  comparator  phototransistor  safety  grounding  current  circuit-protection  rcd  batteries  current  battery-operated  power-consumption  power-electronics  bridge-rectifier  full-bridge  ethernet  resistance  mosfet  ltspice  mosfet-driver  ftdi  synchronous  fifo  microcontroller  avr  atmega  atmega328p  verilog  error  modelsim  power-supply  solar-cell  usb-pd  i2c  uart