タグ付けされた質問 「pcb」

PCBは、プリント回路基板の頭字語です。PCBは、回路のコンポーネントとその電気的接続のためのキャリアです。

9
このコンポーネントをPCBから削除する方法
このコンポーネントを削除する方法はありますか? 私は熱風を吹き、はんだ芯を使用し、2つのはんだごてで穴を突き、PCBの近くまでピンをカットしようとしましたが、動きません。 摂氏約380度まで達することができる長方形の金属片があり、コンポーネントを取り外すために引っ張っている間にピンの上に置くことができれば理想的です。

7
私のPCBメーカーは、イーグルボードファイルのみを必要とし、ガーバーファイルは必要ありません。[閉まっている]
閉じた。この質問は意見に基づいています。現在、回答を受け付けていません。 この質問を改善したいですか?この投稿を編集して事実と引用で答えられるように質問を更新してください。 去年閉鎖されました。 PCBを製造するのは初めてです。 私のメーカーは、イーグルボードファイルのみを必要とし、ガーバーファイルは必要ありません。それらを使用してボードを製造することは問題ありませんか?または、欠陥のあるボードを作ってお金を無駄にすることを心配する必要がありますか?

3
72ピンSIMM RAM:接地(Vss)および供給(Vcc)電圧ピンの仕組み
私はP1004B746400 B7464 REV.Aボードを持っています。これは2つのTI TMS418169DZチップを搭載した72ピンSIMM RAMです。72ピンSIMM構成によると、ピン#1、#39、#72はグランドV ssで、ピン#10は電源V ccです。 ただし、これらのグランドピンと電源ピンはどこにも接続されていません。つまり、これらのピンに接続しているボード上のトレースはありません。今、私は何が欠けているのか、グランドと電源ピンはどのように機能するのだろうかと思います。 ピン#1と#72を以下に示しますが、これらには接続するトレースがありません。
17 pcb  pins  ram 


2
ビアはどのようにして商業的に作られていますか?
ビアはどのように市販されていますか? ウィキペディア(http://en.wikipedia.org/wiki/Via_(electronics))は、「穴は電気めっきによって導電性にされるか、チューブまたはリベットで裏打ちされています」と述べています。 誰もがプロセスの複製に目を向けて、これらのプロセスの詳細を提供できますか?(標準的なDIYの方法は、いくつかのシングルコアに通してそれをはんだ付けすることだと思います。それは比較的遅く、自動化には適さないようです)。
17 pcb  manufacturing  via 

3
PCBにサーマルリリーフを追加すると、電気抵抗が増加しますか?
私はPCB設計を始めたばかりで(楽しみのため)、サーマルリリーフと呼ばれるこの用語に出会いました。熱抵抗が増加するため、コンポーネントを簡単にはんだ付けできます。しかし、私が学んだことによると、熱抵抗と電気抵抗は常につながっています。それで、熱緩和は何らかの方法で電気抵抗を増加させますか?そうでない場合、私が犯している間違いは何ですか?これはばかげて聞こえるかもしれませんが、私はそれを頭から外せません。
17 pcb  resistance 

3
リアルタイムクロック用の典型的な32.768kHzクリスタルでは、ケースの接地は必須ですか?
以下に示す写真は、リアルタイムクロック回路で一般的に使用される典型的な32.768kHzクリスタルです(例:DS1307&DS1337) ここに投稿された以前の質問を参照すると、クリスタルの下にグランドプレーンを配置することをお勧めします。しかし、クリスタルの体/ケースも接地する必要がありますか(これらの写真でしたように)?そして、はいの場合、ケースを根拠付けなかった場合はどうなりますか?
17 pcb  pcb-design  crystal  rtc 

5
圧縮空気による回路の清掃
私は、それが圧縮空気で埃っぽいPCBをきれいにする賢明な解決策であるかどうか、同僚と議論してきました。私はこれが最善の解決策であると考えていますが(PCBに触れるものは何もありません)、彼は塵に蓄積した電荷がプロセスで流出しないため、塵を吹き飛ばすとESDが発生する可能性があると主張しました(そして残すことをお勧めしますすべてそのままです)。私はこの議論に本当に納得しておらず、ESD生産に関する私の(限られた)知識は、この問題で安心を得るのに役立ちません。あなたの意見は何ですか?
17 pcb  repair  esd 

3
2つのGNDプレーンをビアで接続するのは標準的な習慣ですか?
私はArduino Unoのレイアウトを研究してきましたが、上下にGNDポリゴンを接続する約40個のビアがあることに気付きました。これは、ビアを丸で囲んだ写真です。 これは標準的な習慣ですか?私は趣味家であり、PCB設計に関しては初心者ですが、これを見たことはありません。
17 pcb  pcb-design 


2
PCBルーティング:EMIおよびシグナルインテグリティ、現在の質問を返す
EMI / SIのレッスンを取り入れた場合、リターンループを可能な限り最小限に抑えることが重要です。その1つの簡単なステートメントから、多くのEMI / SIガイドラインを作成できます。 しかし、Hyperlynxやあら​​ゆる種類の完全なRFシミュレーションツールを見たことがない、または見たこともない...具体的に何に集中する必要があるか想像するのは少し難しい。私の知識も完全に本/インターネットに基づいています...正式ではなく、専門家とのあまりにも多くの議論に基づいているため、奇妙な概念やギャップがあります。 私が想像するように、私はリターン信号に2つの主要なコンポーネントがあります。1つ目は、低周波(DCっぽい)リターン信号で、一般に予想どおりに続きます...電力ネットワーク/プレーンを通る最小抵抗経路に沿っています。 2番目のコンポーネントは、グランドプレーン上の信号トレースを追おうとする高周波リターン信号です。レイヤーを4層ボード(信号、グランド、電源、信号)の最上層から最下層に切り替えると、HFリターン信号は、迂回してグランドプレーンからパワープレーンにジャンプしようとします。最も近い利用可能なパス(最も近いデカップリングキャップ、できれば... HFへの短いかもしれません)を介して。 これらの2つのコンポーネントをインダクタンスの観点から考えると、それはまったく同じことだと思います(HFではインダクタンスが低いことが意味するので、DC抵抗がほとんどすべてです)。しかし、それらを想像するのは簡単です対処する2つの異なるモードとして個別に。 これまでのところ大丈夫な場合、2つの隣接するプレーンを持つ内部信号層でどのように機能しますか? 6層のボード(信号、接地、電源、信号、接地、信号)があります。すべての信号層には、完全に途切れていない隣接するグランドプレーンがあります(明らかにビア/ホールを除く)。中央の信号層には、隣接する電源プレーンもあります。電源プレーンはいくつかの領域に分割されます。私はそれを最小限に抑えようとしましたが、たとえば私の5Vスプリットは、ボードの外側の周りに大きな太い「C」の形を取ります。残りのほとんどは3.3Vで、ほとんどの大きなBGAの下には1.8Vの領域があり、その中央付近には非常に小さな1.2Vの領域があります。 (1)信号にグランドプレーンを通る良好なリターンパスがあることを確認することに焦点を合わせても、分割された電源プレーンは問題を引き起こしますか?(2)低周波数のリターンパスが「C」字型の5Vプレーンスプリットを大きく迂回すると、問題が発生しますか?(私は一般的にノーだと思うだろう...?) ほぼ等しいインダクタンスの2つの切れ目のないプレーンが両方にリターン電流を流す可能性があることを想像できます...しかし、私の予想では、電源プレーンに必要な大きな迂回はリターン信号自体をグランドプレーンに大きくバイアスします。 (3)また、中間層と最下層は同じグランドプレーンを共有しています。それはどれほど大きな問題ですか?同じグランドリターンを共有する互いに直接接続するトレースは、同じレイヤー上の単純な隣接トレースカップリングよりも互いに干渉し合うと直感的に推測します。それが起こらないことを確認するために、そこで一生懸命働く必要がありますか? 「一般的にはそうですが、シミュレートせずにはわかりません」というコメントがあるかもしれないと思います...私が一般的に話していると仮定しましょう。 編集:ああ、私は何かを考えた。電源プレーンスプリットを横断すると、ストリップラインのトレースインピーダンスがねじ込まれますか?2つのプレーンがあることに一部基づいて、理想的なトレースインピーダンスがどのように低くなるかを見ることができます... 1つが破損した場合、それが問題になる可能性があります...? 編集編集:さて、信号層間で平面を共有することに関する私の質問に部分的に答えました。表皮効果の深さは、おそらく、信号を飛行機のそれぞれの側に制限します。(1/2 Oz銅= 0.7ミル、50MHzでの表皮の深さは0.4ミル、200 MHzでの0.2ミルです。したがって、65MHzを超えるものはプレーンの側面に貼り付ける必要があります。そのコンポーネントはまだ問題になる可能性があります)

3
(PCB設計者ではなく)EEが使用するPCB設計の適切なチェックリスト
私は自分のCADの仕事をしていません。PCBが配置され、クリティカルルーティングされ、ルーティングされたときに何を探すべきかというメンタルチェックリストがあります。しかし、あなたが持っているか、私を指すことができる良いチェックリストはありますか?私はカバーされた概略アイテム、探していないよここに。
17 pcb  checklist 

9
PCB作成の安全性
私は自宅でいくつかの趣味のPCBを作っていますが、フォトレジスト現像液と塩化第二鉄エッチング液はどちらも、あらゆる種類の警告が伴う非常に厄介な化学物質であることに注意してください。 だから私は非常に注意してきました それらに対処しながら安全ゴーグルを着用します。 常に使い捨ての手袋を着用し、その後それらを捨てます。 スプラッシュがすぐに肌に触れないように、古い重い服を着る。 その後、大量の水ですべてをすすぐ。 私の質問は、これがどれだけ必要なのか、化学物質はどれほど「不快」なのかということです。 ゴーグルは問題ないので、ゴーグルを着用し続けますが、目が損傷する危険性はありません。 しかし、残りはどうでしょうか?フォトレジスト現像液または塩化第二鉄を一滴垂らしたら(そしてすぐに洗い流してください)、それは大きな問題になるでしょうか?何かをひどくすすぎ、まだ希釈された化学物質の痕跡が残っている場合、それは有害ですか?たとえば、毎回使い捨ての手袋を捨てています。私はそこにかなりの量を得るとは思わないが、リスクを冒していない。私はいつもそれらを洗って再び使うことができましたが、安いので私はしません。しかし、数滴がそこにあり、洗浄しても完全に除去されず、それらが私の肌に触れたというリスクはありますか? もちろん、先に行く人を探しているわけではありません。大丈夫です:)実際にリスクが何であるかを知りたいので、私は今のトップの注意よりも、適切なレベルの注意を払うことができます。率直に言って痛みになる可能性があります。
17 pcb  safety 

3
なぜいくつかのPCBがめっきされた周囲を露出しているのですか?
多くの場合、基板全体の周囲、または多くの場合ステッチビアが付いたさまざまな部分で、銅が露出している多くのPCB(主に高速およびRFボード)を見てきました。 これらの目的を完全に理解したことはありません。私が聞いた説明では、ボードの処理に使用される「ESDリング」と呼ばれていましたが、個々の境界線、特に下の画像のように内側にある境界線が多い場合、それはあまり意味がありません。これらは、最上部のグランドプレーンだけが露出していますか?もしそうなら、それを公開する意味は何ですか?地上の土砂が露出されているかどうかにかかわらず、EMIの観点からどのような違いが生じるかわかりません。 また、この種の外周メッキリングでは、多くの場合、GNDに接続され、マウントハードウェアを介してエンクロージャーに接続するために使用されることも承知しています。 ありがとう!

1
むき出しのPCBを磁化できるのはなぜですか?
私は磁気センサーの設計に取り組んでおり、測定された磁場バイアスが時間とともにシフトすることに気付きました。むき出しのPCBを調査し、強力な磁石で磁化できることを測定しました。 2つのブランク(未実装PCBS)をテストしました。最初にテストしたPCBにはENIGメッキが施されており、わずかに磁化されていました。PCBを消磁し、磁気が除去されたことを確認し、確認のために実験を繰り返しました。しばらくして、ENIGのニッケルがその役割を果たしている可能性があることに気付きました。 だから私は、浸漬銀メッキでPCBをテストしましたが、それも同じ振る舞いを示しました。もう一度、消磁し、磁気が除去されたことを確認し、再磁化して、見ている動作が本物であることを確認しました。 私はそれが問題になるとは思わないが、ENIGと浸漬銀PCBはIsola P95基板上にあった。 次に、HASL仕上げの2つのPCBをテストしましたが、磁化できませんでした。これらのPCBはFR-4基板上にありました。 何か案は?

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.