電気工学

電力潮流の問題を検討してください。バスに注入された有効電力と無効電力は、電圧の大きさと電圧の角度の関数であり、次式で与えられます。 Pi=∑k=1N|Vi||Vk|(Gikcos(θi−θk)+Biksin(θi−θk)Qi=∑k=1N|Vi||Vk|(Giksin(θi−θk)−Bikcos(θi−θk)Pi=∑k=1N|Vi||Vk|(Gikcos⁡(θi−θk)+Biksin⁡(θi−θk)Qi=∑k=1N|Vi||Vk|(Giksin⁡(θi−θk)−Bikcos⁡(θi−θk)\begin{align*} P_i = \sum_{k=1}^N|V_i||V_k|(G_{ik}\cos(\theta_{i}-\theta_k) + B_{ik}\sin(\theta_i-\theta_k)\\ Q_i = \sum_{k=1}^N|V_i||V_k|(G_{ik}\sin(\theta_{i}-\theta_k) - B_{ik}\cos(\theta_i-\theta_k) \end{align*} 上記は、AC電力潮流方程式と呼ばれます。分析を簡略化するために、DC近似を介して実際の電力のみを考慮することがよくあります。これにより、電力注入のベクトルを電圧角度のベクトルの線形関数として書き込むことができます（すべての電圧の大きさは1 puに設定されます）。 PDC=BθDCPDC=BθDC\begin{align*} {\bf P}_{DC} = {\bf B}\theta_{DC} \end{align*} ここで、上記はDC電力潮流方程式と呼ばれます。 （ニュートンラフソンを介した）AC電力潮流方程式の電圧の大きさと角度、および（行列反転による）DC電力潮流方程式の電圧角度の両方について解く所与のシステムについて考えてみます。 今私の質問は次のとおりです：それぞれの場合に結果として生じる注射は何ですか？ACソリューションの場合、それは明らかです。AC電圧の大きさと角度を式に代入して、結果の噴射を取得します。DCインジェクションとは何かについて少し混乱しています。バスに注入される実際の電力はAC電力の流れの方程式で与えられるので、DC角度と単位電圧の大きさを取得し、それらを実際の電力のAC電力の流れの式に代入して、DCの下で結果として得られる実際の電力の注入を決定する必要があります近似？ この場合、DC電圧角度とユニティ電圧を無効電力の式に代入して、答えを得ることができます。これが私の混乱の原因です。DC近似では無効電力は考慮されていないと思いましたか。この置換は無意味ですか？

8 power-engineering 

PCBを設計していますが、トレースに10 A〜15 Aの電流が流れています。300トラックは1オンスの銅の厚さに使用する必要があると思います。私は300で両パッドを接続することは不可能であることがわかり 汝それが設計ルールに違反しても、他のパッドは望ましくない微量の中に含まれているため、トラック。 図：300の幅のトレース接続、パッドと300のトレースの間には、80のトレース（上）と60のトレース（下）があります。 私が尋ねるのは： この接続は、300のトレースが運ぶことができる電流を運ぶことができますか？どの測定を行う必要がありますか？

8 pcb  pcb-design  trace 

MOSFETのパルスドレイン電流が連続ドレイン電流よりも高いのはなぜですか？MOSFETのデータシートでは、パルスドレイン電流は連続ドレイン電流よりも（少なくとも2倍）はるかに大きくなっています。この背後にある理由は何ですか？

8 current  mosfet  pulse 

私はしばらくの間スイッチモード電源を研究してきました。いくつかの一般的なトポロジの動作原理を理解しましたが、制御回路の構造にはまだ理解できない詳細があります。私たちはRcRcR_cそして電圧帰還を「補う」にします。しかし、なぜ？PWMコントローラーICのデータシートで多くの実用的な設計例を見ました。それらのほとんどすべてに、このRC補償手法が含まれています。しかし、と値を選択する方法については触れていません。なぜそのような補償が必要なのか、そしてこれらの要素の値をどのように決定するのか？CcCcC_cRcRcR_cCcCcC_c

8 switch-mode-power-supply  feedback  control-circuit  compensation  error-amplifier 

違いは何である>>と>>>のverilog /システムのverilogでは？==1と0のみを===テストし、1、0、X、Z をテストすることを知っています。シフト演算子とどのように似ていますか？

8 verilog  system-verilog  data-operator 

最近、私は一見無害に見える質問を別のフォーラムに投稿しました。私は小さくて比較的単純な回路を2層ボードに留めようとしていて、グラウンドに使用されている切れ目のない個別のプレーンを専用にするのではなく、アナロググラウンドに接続された銅線のシールドのメリットについて尋ねていました。私の質問は、そのような銅の注ぎのシールド値にのみ関連していたが、大きな論争がまったく異なる点から始まった。私のレイアウトでは、ユニティゲイン構成のオペアンプに給電する標準的な分圧器を使用して仮想グラウンドを作成し、すべてのアナロググラウンドリターンをその仮想グラウンドの出力に隣接するポイントまで実行しました。私はまた、最も混雑していない層に銅を注ぎ、同じ単一のポイントで同じアナログアースに接続しました。しかしすぐに、このような複雑な「クモの巣」スキームの使用を非難する一連の投稿が続きました。グラウンドプレーンを作成し、そのプレーンの最も近い利用可能なポイントへのすべての接続を作成する必要があります（via via when必要）。そうすることで、見た目がよりクリーンでシンプルなレイアウトになります。しかし、何年にもわたって「シングルポイント」ルートを経て、大部分が成功した（つまり、非常に安定した）設計であったため、変更するのをためらっています。特に、いくつかの議論が単一点の根拠を古風なものとして話し、真空管回路に追いやられたとき。何？多くのチャミングで、グラウンドプレーンを作成し、そのプレーンの最も近い利用可能なポイントへのすべての接続を作成する必要があります（必要に応じてビアを介して）。そうすることで、見た目がよりクリーンでシンプルなレイアウトになります。しかし、何年にもわたって「シングルポイント」のルートをたどり、大部分が成功した（つまり、非常に安定した）設計であったため、変更するのをためらっています。特に、いくつかの議論が単一点の根拠を古風で、真空管回路に追いやられたためです。何？多くのチャミングで、グラウンドプレーンを作成し、そのプレーンの最も近い利用可能なポイントへのすべての接続を作成する必要があります（必要に応じてビアを介して）。そうすることで、見た目がよりクリーンでシンプルなレイアウトになります。しかし、何年にもわたって「シングルポイント」のルートをたどり、大部分が成功した（つまり、非常に安定した）設計であったため、変更するのをためらっています。特に、いくつかの議論が単一点の根拠を古風で、真空管回路に追いやられたためです。何？特に、いくつかの議論が単一点の根拠を古風で、真空管回路に追いやられたためです。何？特に、いくつかの議論が単一点の根拠を古風で、真空管回路に追いやられたためです。何？ とにかく、とにかく調べてみると、このテーマに関する私の研究では、このテーマについて2つの陣営が示されているように見えました。議論の1つは、切れ目のないグランドプレーンが利用可能な場合、常に優れているということです。もう1つの議論は、高周波回路の場合はグラウンドプレーンの方が良いが、低周波回路（オーディオを含む）の場合は、主にグラウンドループを回避するために、シングルポイントアース方式の方が良いということです。 もちろん、プロトタイプのコストにより、今回はできれば2層ボードに制約されているため、まだジレンマがあります。つまり、私の疑似グラウンドプレーンは、せいぜい銅の配線であり、あちこちにある短いトレースによって壊れているということです。しかし、ルールにその複雑さまたは可能性のある例外を追加する前に、この特定の質問を一般的な議論のために出しておきたいと思います。OPアンプを含むオーディオデザインの場合、シングルポイント "のグランドスキームは、最善の方法です。単純な「グランドプレーンへの最も近いパス」の方が良い（または少なくとも適切な）選択です。 例として、これらの2つの階層化されたスクリーンショットは、同じボードの2つの合理的に類似したバージョンを示していますが、実際には約4 "x 2.5"です。最初の例では、AGNDとラベル付けされた単一のパッドで頂点に達するボードの両側に長いトレースがたくさんあります。2番目はほぼ同じ回路ですが、今回は青い銅の不良領域がアナロググランドネットの一部であるため、これらの長いトレースはすべて、グランドプレーン/銅の注ぎ口に最も近いパスが優先されます。他のレイアウトの問題について考えられる可能性のあるすべての批評は別として、これは単なる例です。私は本当にこの議論を元の質問に限定したいと思います。 一点地上バージョン グランドプレーンバージョンへの最も近いパス

8 operational-amplifier  grounding  groundloops 

私は富士通のマイクロコントローラーを使用していますが、以下の詳細については少し錆びていると思います。そのため、この質問をします。次の仕様があります。 4Mビットのフラッシュメモリ 内蔵製品：MB90F345E（S）、MB90F345CE（S） ボリューム：512 Kバイト/ 256 Kワード セクター構成：64K×6 + 32K×2 + 16K×2 + 8 K×4 割り当てられたバンク：F8HからFFHバンク 彼らは魔法のように12Kバイトの追加ROMメモリを作成しているようですか？ここでどのような癖が欠けていますか？

8 microcontroller  rom 

ある日、配電盤のプラグを差し込んだときにヒューズが飛んだ誘導ホットプレートがあります（もちろん、デバイスからの強制的な煙がある場合）。 目視検査では、ACフィルターPCBのみが明らかな損傷を示しています。 この回路のシミュレーション – CircuitLabを使用して作成された回路図 （注：R1も51kOhmである可能性があります（カラーコードが破損しています）、L1とL2は1インチの黄色のコアで20.5ターンです。） ダメージの説明： L1の右側の端子（回路図のポイントA）とL2のどこか（代わりにポイントBまたはC、トロイドとは言い難い）の間のPCBは、アーク放電によって著しく侵食されています。 抵抗器R1のケース材料には亀裂があり、わずかに黒化していますが、抵抗器は過負荷抵抗器から予想されるように「爆発」していません。R1が2つのインダクタンス間のアークパスにある可能性があります。 とはいえ、R1の端子も黒くなっています。（たぶん「放浪」弧が原因ですか？） PCBの写真：PCBの 底は自然のままです。 質問： たとえば、プラグが抜かれたときに、R1にはC1の安全な放電経路を提供する以外の機能がないと私は思いますか？ もしそうなら、なぜR1はC1に直接平行ではないのですか？L1を通して放電を実行するのは奇妙な設計選択のようです... （おそらく2つのインダクタ端子間で）アーキングが発生した原因は何ですか？ 私の腸の反応： 私の直感的な反応は、フィルターPCB自体には実際の問題はないということですが、将来の問題はここに現れるだけです。 誘導ホットプレートは高周波で動作するので、HF部品の故障がHFをラインに戻すと考えるのは理にかなっていますか？その場合、HFはL1とL2によってブロックされ、ポイントAとCの間でジャンプします。 しかし、驚いたことに、10 mm程度のギャップを埋めることができ、これは予想外に高い電圧を示唆しているようです。 （注意：1200V（視覚的に損傷していない）コンデンサがホットプレートのHF部分で使用されているため、発生する最大電圧は回路であることがわかります...）

8 ac  filter  arc 

私は、AVR450アプリケーションノート-SLA、NiCd、NiMH、およびリチウムイオンバッテリー用のバッテリー充電器で説明されているアナログ電圧基準回路を検討しています。 40ページには、アナログ基準回路が使用されている充電器のMCU接続を示す回路図があります（下図）。赤でマークされたコンポーネント（BLM-21）があり、そのシンボルはインダクターのように見えますが、正確には何なのかわかりません。 フェライトビーズインダクターのようだとオンラインで見つけました。 私の質問は： 前述の回路におけるそのコンポーネントの目的は何ですか？C9のLCフィルターの一部である可能性があるようです。それですか？ 省略した場合はどうなりますか？

8 voltage-reference  ferrite-bead 

私は新しいデザインに取り組んでいます（まだコンポーネントをレイアウトしています）と、QFP-100 ICの反対側を使用すると、PCBのサイズを約40％-50％削減できる可能性があります（つまり、重いし、おそらく接着が必要になります）といくつかのパッシブ。 PCBは4層なので節約の価値はありますが、両面を使用してPCBを小さくすると、組み立てにいくら余分に支払うのでしょうか。2倍？これらの追加の組み立てコストで実際に何かを節約するのでしょうか、それとももっと多くを支払うことになるのでしょうか？ PS。まだPCBを完成していないため、見積もりをすぐに入手できるかわかりません。見積もりを提示する前に詳細情報が必要になる可能性があります。同様の経験を持つ人が共有してくれれば幸いです。私との考え、ありがとう。

8 pcb  pcb-assembly  cost 

フォトリソグラフィマイクロチップの製造は、レイヤリングなしの2Dレイヤ作成プロセスであると常に想像していました。 K3 、3K3,3K_{3,3} または K5K5K_5 その中で、それは確かにどんな重要な設計にも当てはまります。 そして、スペースを節約するために複数の層を備えた「3D」チップを製造することについて話している紙があり、それによって混乱を増しています。 ええ、それは悲しいことですが、それは私が学校で学んだことで、謎のなぞなぞの束です。人々がそれらのテクノロジーを私たちに提供するエイリアンに関する陰謀論を始めるのも不思議ではありません。 では、2Dトポロジを使用するだけで複雑なプロセッサとチップを構築するにはどうすればよいでしょうか。

8 integrated-circuit  microchip 

電圧源は抵抗器と直列ですか、それとも電圧源は抵抗器と並列ですか？電圧源が抵抗と並列である場合、なぜそれらは同じ電流を共有するのですか？電圧源が抵抗器と直列である場合、なぜそれらは同じ電圧を共有するのですか？ それらは直列と並列の両方にありますよね？

8 parallel  series 

私は趣味で2つの単純なPCBを作成しましたが、初めてグラウンドプレーンを追加したいのですが、いくつか問題があります。 私は現在理解しているので、次のことをする必要があります。 ポリゴンツールでボードの輪郭に沿ってポリゴンを作成する GNDに名前を変更します クリアランスを設定する はんだ付けを容易にするためにサーマルをオンにする 手動/自動ルーティング後にラッツネストをクリックします 問題は、自動ルートテストを実行してラッツネストをクリックした後、空のスペースが表示され、内部の接地面が外部の接地面に接続されていないように見えることです。 画像： 何が悪いのですか？

8 pcb  eagle  routing 

PCBを製造したばかりですが、はんだマスクは銅がある場所にのみ適用されているようです。それが私のせいかどうかを調べようとしています。 私の理解によると、赤の場所（パッド/ビアなど）を除いて、ボードのいたるところにはんだマスクがあるはずです。私は正しいですか？ GTSレイヤーファイルは次のようになります。 編集： 黄色のはんだマスクが選択されていることに注意してください。私は実際にPCBを見たことはありませんが、確かに私にははんだマスクがないように見えます。しかし、おそらく私は愚か/盲目です。 ここにPCBの写真があります：

8 pcb-fabrication  pcb-layers  solder-mask 

GPSモジュールは2つのGPS衛星と2つのGLONASS衛星を使用して、同じ種類の衛星をすべて使用せずに修正を取得できますか？ これを強制することはできませんが、理論的には可能ですか？

8 gps  navigation