タグ付けされた質問 「pcb」

私はDCジャック駆動のイーサネット設計に取り組んでおり、さまざまな推奨事項を持つ多くのセミベンダーから多くのイーサネットレイアウトガイドラインをダウンロードしました。たとえば、ほぼすべての可能な終端抵抗器の位置を推奨するアプリノートを読みました。PHY、マグネティックス、PHYのTX、マグネティックスのRX、およびその逆に終端抵抗を配置します。最も人気のあるのはPHYであり、これが最も理にかなっているようです。イーサネットは平衡差動ペアを使用します。通常、両端で終端して伝送ラインに注入されるコモンモードノイズをフィルタリングし、ボード上のRX / TXトレースは伝送ラインの一部を構成します（これらは100オームのインピーダンスで動作しますCAT5ケーブルのインピーダンスと一致する）。 ここでの他の論争は、グランドプレーンをどうするかです。これがDCジャック駆動のアプリでなければ、私の生活は楽になります。多くのアプリノートでは、グランドプレーンへのカップリングを回避するために、マグネティックス（私の場合はRJ45コネクタに組み込まれています）の下にグランドプレーンを配置しないことを推奨しています。しかし...それはまさに私が欲しいものです。グランドプレーンへの結合と適合性テストアンテナへの結合の改善！ジャックの下のグランドプレーンは、コネクタの残りの部分の金属エンクロージャを閉じるのに役立ちます。私は、ネット上の事例証拠の少なくとも1つの例を読んで、DCジャックアプリケーションの固体グランドプレーンが、キャップで結ばれた分離されたイーサネットプレーンと比較して、より優れた放射性能を主張しています。だから...私はRJ45ジャックの下にしっかりした飛行機を保つつもりだと思う。 一部の論文では、RX / TXペアの下に飛行機を設置しないことも推奨されています。これについては決心できません。グラウンドノイズがRXとTXのペアに結合するのを避けたいのですが、私の経験では、グラウンドプレーンの分割/開口は通常、音響物理学ではなくホーカスポーカスタイプの思考に基づいているようです。 ここの誰かは、特にRX / TX終端抵抗の配置と、RJ45コネクタ（磁気付き）とTX / RXペアの下でグランドプレーンを使用するかどうかに関して、イーサネットレイアウトに関する経験や提案がありますか？ ？提案は大歓迎です。

13 pcb  ethernet  layout 

PCBをファブハウスに送るときに、Eテストのオプションが常に表示されます。すべての接続をテストするための電気テストです。しかし、彼らはどうやってそれをするのでしょうか？彼らは私の回路図を持っていません！ガーバーだけ？そして、それは確かに機械によって行われますか？

13 pcb  manufacturing  gerber 

アナログループコントローラー用のPCBを設計したいのですが、A / D、D / A、およびプロセッサーを搭載したものを使用します。（DSPでもFPGAでも、私は決めていません。）これはアナログ信号を10 kHzで変調する必要があるため、非常に高速なプロセッサである必要があります。 私が理解していることから、150 MHz以上で動作するプロセッサ用のボードの設計は、RFの問題のために非常に難しい場合があります。そのようなボードを設計する際に提供できるアドバイスは何ですか？レイアウトに起因するどのような問題が発生する可能性がありますか？このための知識ベースを持つ優れたオンラインリソースはありますか？ ありがとう。

13 board  layout  pcb 

私は現在、Maplins UKから購入したいくつかの事前増感PCBボードを使用して、最初のPCBプロトタイピングに取り組んでいます。しかし、私はボードの公開と開発にひどい問題を抱えています。私は、先鋭化された開発結果に満足していないため、まだエッチング段階に至っていません。一般的なヒントとコツ、そして成功への正しい「道」をたどる方法を探しています。何らかの理由でそれが悪化しているようです！;-) 私はマスクに適用された最も暗いトーンのインクジェット透明シートを使用しています。マスクの印刷された領域から光が見えることに気づいた後、私は2つを重ねることを決定し、2つの同一の透明度を互い違いに並べました。あなたはそれを光にかざすと、まだ鈍い紫色の輝きが見えますが、ほとんど不透明です。これが私のトラブルの原因の1つである可能性があることを認めます！ 私は通常の100ワットの電球を使い始めましたが、ほとんど成功しませんでした。露出は、効果が現れるまで40分以上かかるようで、非常に暖かくなりました。以前はガラスを使用してマスクをボードに押し付けていましたが、ガラスが多くの紫外線を遮断することに気付いた後、透明なアクリルのシートに切り替えることにしました。 次に、実際にUV-C光を発すると主張する安価なポータブルUV滅菌器を見つけました。UV-Aは、できる限りボードを露光するために必要なタイプであることを知っていますが、それははるかに速い効果を持っているようです。わずか2分間露光した後でも効果が見られます。マニュアルには、「長寿命の4ワット殺菌UVランプ」を使用していると書かれていますが、そうではありません。これまでに行った最長の露出は約6分ですが、同じ問題がまだ見られました（以下を参照）。 彼らのサイトによると、ボードはおそらく苛性ソーダ溶液を使用して開発されています。 すべての試みで、回路パターンが表示されますが、エッチングされた銅は、期待したほど光沢がありません。フォトレジスト層が完全に消散して、露出した光沢のある銅、インターネット上のそれらの参照PCBエッチングサイトの多くを通ります。その代わりに、光沢のある銅のランダムな領域の程度はさまざまですが、ほとんど鈍い銅（部分的に溶解したフォトレジスト）で、他の領域は青緑色のフォトレジスト層を完成させます。私はまだエッチングを試していませんが、なぜこのような露出が不十分で開発されたボードもエッチングが不十分であると期待するのかを理解することは難しくありません。フォトレジストが部分的にしか消散していないことを考えると、「ほとんど鈍い銅」領域がエッチングされるとは想像できません。 テストのために、2枚の中型の事前に感作されたボードの小さな領域を切り取り、すぐに使い果たしています！ したがって、これらすべての変数のために、私は不明であり、非常にゆっくりと進んでいます： 露出時間についてはわかりません（私のランプの場合）。 必要なUVライトの位置と高さについてはわかりません。 マスクパターンが（UV光に対して）十分に不透明かどうかわからない。 水に対する苛性ソーダの正しい比率についてはわかりません。 ボードを苛性ソーダに放置する時間についてはよくわかりません。 開発を停止するために水に浸すことについて確信がありません—十分に長く放置しなかった場合、開発を継続するために苛性ソーダに戻すことができますか？また、どのように伝えることができます！？ また、開発済みの事前に感作されたボードがそのままであるかどうかもわかりません。通常の日光が事前に感作された開発ボードに影響を与えるまでにどれくらいかかりますか？ 誰もが私に与えることができる任意の助けをいただければ幸いです。効果的に学習するために、自分のアクティビティのまともなログを保持していません。今ではそれを打ち込んだと思ったからです！ただし、必要に応じて、これまでの取り組みの写真を提供できます。

13 pcb  prototyping  etching 

私がオンラインで収集したものから、エッチング後、「使用済み」塩化第二鉄（より具体的にはFeCl 2とCuCl）を何らかの容器に保管し、廃棄物処理施設に持ち込むことができます。 使用している機器はどうですか？たとえば、PCBが染み込んでいる容器ですか？この容器をシンクで洗い流してもらえますか？または、毎回新しいものを使用し、古いものを廃棄物処理施設に持って行くことが期待されていますか？ ボード自体をすすぐことはどうですか？裏庭の流し（白い磁器、ステンレス）で洗い流してもらえますか？それとも、それをすすぎ、汚染された水を後から廃棄物処理施設に持って行くことになっていますか？ 人々は何をしますか？この部分は、私が遭遇した塩化第二鉄を使用したPCBエッチングのすべてのチュートリアルで詳しく説明されています= /

13 pcb  safety  etching 

リニアレギュレータの熱放散に関する投稿で、1つの答えがこの素敵な小さなピン等価smpsを提供しました。それは素晴らしい返事であり、私自身でいくつか注文するでしょう。 私は疑問に思っています、なぜそんなに空のスペースがあるのですか？おそらく地面を除いて、余分なレイヤーを必要としないようで、はるかにコンパクトになる可能性があります。 その外観から明らかではない何かが起こっていますか？ 編集：明確にするために、私はリンクされた投稿のOPではありませんでした。このフォローアップの質問のためにそれを借りるだけです。

13 power-supply  pcb  switch-mode-power-supply 

写真によることが望ましい例がありますが、PCB上のアセンブリ層はシルクスクリーンとどのように異なりますか？部品をボードに取り付けた後、シルクスクリーンの参照指定子を表示したままにしておく必要があり、アセンブリプロセス後にアセンブリ層情報が妨害される可能性があることを理解しています。それが唯一の違いですか？私はインターネット上でこれに関する正確な情報を見つけることができません。私が見つけたすべては私には不明瞭です。ありがとうございました。

13 pcb  pcb-design  assembly  silkscreen 

これが私が話していることです（クリックして拡大）： 古い（1990年代）電話システムのものです。複数のライン、いくつかのデジタル、いくつかのアナログがあり、出力ステージでは、これらのモジュール（両面）がメインPCB上に（スリット内に）立っていて、そこにはんだ付けされています（ピンが見える）。 このことに他のサブPCBがいくつかありましたが、このセラミックタイプのものだけでした。質問は次のとおりです。なぜそれらはセラミックに印刷されるのですか？ トレースの抵抗が高くなり、異常なPCBの全体的な構築コストは、確立されたプロセスの場合よりも高くなることが多いようです。一方で、これは多層のように見え、反対側も多層であり、「ビア」がないため、これが「実際の」4層PCBよりも安いかどうかを考えさせられました。しかし、一部のモジュール（残念ながら、そのうちのどれがデジタル用であり、どのラインがアナログライン用であったかはもう覚えていません）には片側しか実装されていません。

13 pcb  printed 

現在、自分のボードのエッチングを開始するために必要なキットを購入しており、エッチング液の段階に進んでいます。塩化第二鉄がエッチングの標準のようですが、ムリアチン酸と過酸化水素の腐食についても読んでいます。 このエッチング方法の経験はありますか？

13 pcb  etching 

PCBに一定量の電流を流すために必要なトレースの厚さを決定するとき、答えは許容できる温度上昇に依存します。これにより、設計者は、どの程度の温度上昇が妥当かを判断しようとする困難な状況に陥ります。一般的な経験則は、どの程度保守的になりたいかに応じて、5°C、10°C、または20°Cを超えない温度上昇を許可することです。これらの数値は、パワートランジスタ、IC、電力抵抗器、またはその他の熱放散コンポーネントの最大温度上昇（60℃以上）に比べて著しく小さいようです。これらの数字の背後にある理由は何ですか？ 私が考えた考えられる理由： PCB材料の最高温度。ほとんどのFR4タイプの材料では、これは約130°Cです。65°Cの非常に控えめな周囲温度（シャシー内部）を考慮しても、さらに65°Cの温度上昇が可能になります。 コンポーネントのさらなる温度上昇を可能にします。たとえば、SMT MOSFETの温度が80°C上昇する場合、周囲のPCBの温度のために、周囲温度より40°C高い温度から起動することは望ましくありません。ただし、これは状況に依存しすぎているため、経験則ではありません。たとえば、ヒートシンクを使用したスルーホールMOSFETの場合、リード線を流れる熱の流れはヒートシンクを介して流れる熱のほんの一部であるため、PCBの温度は重要な問題ではありません。SMTパーツを使用しても、その長さの大部分で大量の熱を放散する細いトレースを使用できますが、コンポーネントに到達する前にそのトレースを広げることができます。 PCB材料の熱膨張。PCBが熱くなると、材料が膨張します。PCBのさまざまな部分がさまざまな量の熱にさらされると、これによりボードが曲がり、はんだ接合部に亀裂が生じる可能性があります。ただし、PCBは、取り付けられたコンポーネントの電力消費により、これよりも高い温度差に定期的にさらされるため、これは答えのようには見えません。 古い規格。おそらく、5/10/20°Cの制限は数年前に考えられ、現在のPCB材料にはもはや適用されていませんが、誰もがそれについて考えずにそれらを追い続けています。たとえば、おそらく古いフェノール板材は、現代のグラスファイバーよりも耐熱性が低いかもしれません。 別の言い方をすれば、20°Cの温度上昇は私の設計にとってはあまりにも制限的であると感じたとします。代わりに、40°Cの温度上昇を許可することに決めた場合、短期または長期の信頼性の問題が発生する可能性がありますか？ ボーナスは、数字の根拠を示す基準を引用できる人、またはそれらの数字が選ばれた理由の歴史的証拠を持っている人を指します。

12 pcb  pcb-design  temperature  thermal  rise 

DMM内のこの大きな金属棒とは何ですか？それらの1つはそれをラベル付けしましたST。COMポートまたはヒューズに接続されているようです。これは10 A電流計の単なる大きなジャンパーですか？

12 pcb  identification 

私は主に無はんだブレッドボードで作業しているArduinoプロジェクトを持っています。コンポーネントを所定の位置にはんだ付けしてプロジェクトボックスに取り付けることで、半永久的にする計画を始めています。 私はこのAdafruit Perma-Proto Half-size Breadboard PCBの使用を考えています。説明の一部には次のように記載されています（強調を追加）： 底面には、古典的なブレッドボードと一致する5穴パッド設計があり、側面に4本の電源バスラインがあり、マスクがないため、必要に応じてトレースを簡単にカットできます。 フロント：バック： マスクなしの部分はどういう意味ですか？ 私が思うに、トレースのカットバックにそうすることができます「スプリット」列を1つ以上の接続線を削り取ると、より多くの機能を得るためにナイフを使用しての手段を。例えば、私は、その幅が、それのピンは、このボードの行に収まるようにできるようになる架空マイクロコントローラがあると仮定E及びF（中間跨ぐ）と、その長さは、ピンを使用する1-10 Iから水平方向の接続を切断した場合1-10行DとCとHとGの間で、行ACとHJ および列1〜10に追加のコンポーネントを使用できます。カットなしでは使用できなかったでしょう。これは正しいです？ ETA：ここでの私の質問のいくつかは不十分に受け取られたため、リンクと関連する写真や引用を確実に追加するために時間をかけました。お役に立てれば。

12 pcb  prototyping 

同じIC MAX9611を多く搭載したボードがあります。データシートによると、0.1uFと4.7uFの並列コンデンサによってバイパスされる必要があります。今、私はこれらの15が隣同士に並んでいます： すべてのICにこれらのキャップをすべてはんだ付けする必要があるかどうかはわかりません。1つは、2層ボード（VCCの上部、GND下部）の容量が高くなり、I2C信号に干渉する可能性がありますか？私はこの構成の経験がないので、最悪のシナリオで何が起こるかわかりません...光を当ててください！ 各ICに対して個別に読み取り/書き込みを行うため、2つのICが同時に動作することはありません。 つまり、すべてのキャップをはんだ付けする必要がありますか、それとも、たとえば、2番目のチップごとにキャップを持つことで逃げることができますか？

12 pcb  pcb-design  analog  bypass-capacitor 

PCBにTeensyボードを組み込むことを検討しています。Teensy PCBをPCBにはんだ付けしたいです。しかし、PCBの上の高さを可能な限り最小限に抑えたいと思います。したがって、私は通常のヘッダーピンを使用してはんだ付けしたくない-つまり私はこれが欲しい： TeensyをPCB上でできるだけ平らに配置したいです。残念ながら、Teensyには（Photonやほとんどのワイヤレスボードのような）キャスタレーション付きの穴はありません。 だから私は次のオプションを考えていました： このようなロープロファイルヘッダーピンを使用する-https ://www.pololu.com/product/2663（プラスチックの高さは通常の2.5mmではなく1.5mmです）。しかし、私は1.5mmも避けたい このようなストレートピンを使用してください- http://www.digikey.com/product-search/en?mpart=3560-2-00-15-00-00-03-0&vendor=54 -と私の上Teensyを平らにはんだ付けしますPCB。これは実行可能なオプションですか?? グーグル検索では、実際にこれが行われている例は表示されません。 他にどのようなトリック/ヒントを使用できますか?? （最良の方法は、Teensyボードを直接使用せず、代わりに自分のPCBでTeensy cktを設計することだと理解しています。しかし、いくつかの理由で、今はそれを使いたくありません。）

12 pcb  soldering  pcb-assembly  teensy 

高速のライントランジションが発生する可能性がある場合のポリゴンの塗りつぶしの効果を理解しようとしています。以下の製造事例の例を考えてみましょう。 この例では、ボードの左側でトラック（水色）を可能な限り離して設定しましたが、大きなパッドの穴に収まるように近づける必要がありました。赤い塗りつぶしは、地面のポリゴンを注ぐものです。これは、私の質問とは関係のない他の多くの問題を抱えている架空の例です。 引数のために、すべてのラインはシングルエンド（UART、SPI、I²Cなど）であり、1〜3 nsの遷移時間を持っている場合があります。下に連続したグランドプレーン（0.3mmの距離）がありますが、私の質問は、特に上部のグランドポアについてです。 ケースCでは、2番目のビア接続を配置するのに十分なスペースがある場所にポリゴンを流し込むことができたため、グラウンドトレースは下のプレーンに適切にコーンされます。ただし、ケースA、B、D、およびEでは、ビアを配置するスペースがない限り可能な限り注ぐため、GNDの「フィンガー」が残ります。 他のルーティングの考慮事項を無視して、私が知りたいのは、「フィンガー」A、B、D、およびEを削除するか、トラック間のクロストークの低減に貢献するかどうかです。私は、グラウンドノイズがそれらの「フィンガー」を良いアンテナにし、不要なEMIを生成するのではないかと心配しています。しかし同時に、私は彼らが持つかもしれないクロストークの利益のためにそれらを削除することに消極的です。 編集 さまざまなケースの例については、次の図を検討してください。 各ICからのファンアウトは、これらの指の多くが避けられない現実を課しますが、そのセクションのGNDを完全に取り除く場合を除きます。後者は適切なことですか？GNDが満たされている限り、GNDは有益ですか、それとも無害ですか？

12 pcb  pcb-antenna  crosstalk