CPUはどのようにしてサイクルごとに複数の命令を配信できますか?
ウィキペディアの1秒あたりの手順では、i7 3630QMが3.2 GHzの周波数で最大110,000 MIPSを提供すると述べています。(110 / 3.2命令)/ 4コア=コアあたりサイクルあたり〜8.6命令ですか?!単一のコアがサイクルごとに複数の命令を提供するにはどうすればよいですか? 私の理解では、パイプラインはクロックごとに1つの結果のみを配信できるはずです。 これらは私の考えです: 内部周波数は実際には3.2 GHzよりも高い CPUの一部は非同期で、私のような謙虚な人間には理解できない コアごとに複数の同時パイプラインがあります パイプラインは1クロックあたりの結果以上を提供でき、命令はパイプラインステージをスキップでき、複数のプリフェッチャーが対応できます 私は何かが欠けています