プロセッサの製造元であるシリコンウェーハが非常に敏感であるため、労働者が特別なスーツを着ている場合、プロセッサのデリバリはどのように可能ですか?


21

YouTubeで多くのビデオを見ましたが、人々はプロセッサーをだますし、プロセッサーを冷却するためにより良い液体を適用しました。例:i5&i7 Haswell&Ivy Bridge-完全なチュートリアル-(副方法)

しかし、シリコンウェーハはあらゆる種類の粒子に非常に敏感であるため、工場で働く人々が特別な衣装を着ていることもわかりました。

プロセッサをデリッドすると実際に何が起こりますか?


製造時にプロセッサーに埃が付着すると、それが暴走します。腐敗したプロセッサに気付くと、どうなりますか?
PlasmaHH

26
製造は確かに汚染に対して非常に敏感です。ただし、チップが完成すると、比較的鈍感になります。さらに重要なことは、デリッディング中に露出するチップの表面がチップの裏面であり、動作に影響を与える可能性のあるものが何もないことです。すべての回路が存在するアクティブ側はパッケージに埋め込まれ、影響を受けません。
-WhatRoughBeast

10
Athlon XPなどのPCプロセッサは、何年も蓋なしで販売されていたことに注意してください。はい、サポートPCB上のベアダイ。
ターボJ


3
例として古いチップを使用する理由 ラップトップのCPUはまだベアダイです。また、GPUとメインボードチップセット、さらには一部のSSDコントローラー
.......-user3528438

回答:


40

ウエハは製造中に非常に敏感です。プロセスステップの間に埃や汚れの粒子が堆積すると、汚染された箇所で次のプロセスステップが失敗するためです。

製造が終了し、チップがその最後の層を受け取ると、ほこりはもう気になりません。

熱拡散蓋を備えたデスクトップCPUには、選択したサーマルペーストを塗布するための適切な表面処理が施されると思います。


14
また、これらのプロセッサは、メタライズ層ではなくシリコン基板を上に向けていることに注意してください。
PlasmaHH

4
@PlasmaHH、パッケージに依存します。歴史的に、多くのCPUはチップのパターン面を上にして作成されていました。
光子

@ThePhoton:確かに、しかし、OPのコンテキストでは、シリコンに直接マウント/接着/はんだ付けされているヒートスプレッダーを取り外すことにより、現代のx86_64プロセッサーと「デリジング」を指すようです。
PlasmaHH

ええ、それを忘れました。私は今、シリコンの裏側が露出している古いアスロンを思い出し、あなたはそれにヒートシンクを貼り付けるだけでした。不注意な場合、ダイを割ることができます。cdn.cpu-world.com/CPUs/K7/L_AMD-AXDA1800DLT3C.jpg
peufeu

1
@ThePhoton:すでに「プロセッサの冷却」に関する「youtubeの多くのビデオ」の言及は、その主流のデスクトップコンピューターに関することを伝える必要があります;)
PlasmaHH

18

他の答えで言及されていないことは、ほこりに非常に敏感なのはチップ自体だけではないということです。また、プロセスの各段階でレジスト層を印刷するために使用されるリソグラフィー版です。

ここに画像の説明を入力してください

ウィキペディアからの画像

信じられないほど高度な光学系を使用して、これらの「フィルムネガ」を介してウェーハ上のレジスト層に光を投影します。これらのネガは、プレートの誤差の影響を減らすために実際のフィーチャの数倍大きくなっていますが、フィーチャサイズは4〜5倍程度大きいだけです。UV光はそれらを通して表示され、適切な解像度でレジストを露光するために適切な寸法に焦点を合わせます。現在のプロセス技術が10nmに達すると、これらのリソプレートは、使用される光の波長よりも何倍も小さい特徴を印刷するために回折技術に依存するため、「完全」でなければなりません。ほこりがこれらのプレートの1つに付着すると、リソプレートのその領域で印刷されたすべてのチップが台無しになります。


1
ここで「わずかに小さい」とは、(EUVを除いて)〜193nmの波長が使用されるため20倍を意味しますが、とにかく:)
サム

@サム、それは私が数年前に取ったクラスでした...私は正確な値を調べることを気にしませんでした:P-
アーロン

これが本当かどうかはわかりません。ウィキペディアによると、クリーンルームはパーティクルを除去します。パーティクルはウェーハ上に残り、欠陥の原因になる可能性があります。プレート上のフィーチャがチップ上のフィーチャよりも100倍大きい場合、プレートはウェーハよりも100倍大きい粒子による汚染に耐えることができるように思えます。
ドミトリーグリゴリエフ

@DmitryGrigoryev 100xは、私がお尻から引き出した数字でした...誰かが私にもっと早く電話をかけるべきでした。私はいくつかの追加の読書を行い、私の声明を修正しました。最先端のリソグラフィがどのように機能するかについてのストーリー全体を得るには、PHD論文が必要になりますが、これはこの投稿の範囲外です。
アーロン

17

パッシベーション層は、大気を除く最終ステップです。この層は、ウェーハを高温酸素(低成長率)または蒸気(高成長率)にさらすことで形成されます。結果は、数千オングストロームの厚さの二酸化ケイ素です。

集積回路の端は通常、イオン侵入から保護され、金属とインプラントが純粋なシリコン基板にテーパー状になっている「シールリング」で保護されています。しかし、注意してください。シールリングはICのエッジに沿った導電経路であるため、干渉がICのエッジに沿って伝達されます。

システムオンチップを成功させるには、シリコンプロトタイピングの早い段階でブレイクザシールを評価する必要があります。そのため、アイソレーションの劣化、ノイズフロアへの損傷、確定的なノイズが明らかにICの敏感な領域。シールリングがすべてのクロックエッジで2ミリボルトのゴミを注入する場合、100ナノボルトのパフォーマンスを期待できますか?ああ、そう、平均化はすべての悪を克服します。

編集いくつかの精密に一致した集積回路を提供すると、シリコン、およびその上の多数のトランジスタ、抵抗器、コンデンサに課せられる機械的ストレスが変化します。応力の変化により、結晶軸に沿ったシリコンの微小な歪みが変化し、圧電応答が変化します。これにより、他の点では一致する構造の根本的な電気誤差源が永久に変化します。このエラーを回避するために、一部のメーカーは拡張機能(追加のトランジスタ、追加のドーピング層など)を使用して、使用中の動作を追加します。この場合、パワーアップイベントが発生するたびに、集積回路は自動的にキャリブレーションシーケンスを実行します。


13

コメントで@WhatRoughBeastが正しく指摘しているように、PCBに配置されたCPUダイは、ダイの反対側にある微細構造を露出しません。次のように、蓋なしで販売されている低価格のCPUもあります。

ここに画像の説明を入力してください

あなたがいる場合に近い見て、あなたはCPUがほこりやサーマルペーストするだけでなく、いくつかの傷や明確ダイのこちら側の重要な何もない意味ひび割れコーナーだけでなく、生き残ったことがわかります。


4
また、クリーンであるが決してクリーンルームの条件ではない、たとえばカスタムハイブリッド回路またはモジュールを作成する際に、「ベアダイ」半導体コンポーネントを手作業でボンディングすることも珍しくありません。
rackandboneman

2

ここで重要なのは、WhatRoughBeastとPlasmaHHが言ったように、CPUダイの敏感な部分が露出していないことです。底面のみが露出しているようです(フリップチップ設計の典型的な特性)。

チップを裏返さず、パッシベーション層が存在する場合、チップは十分に保護されると考える傾向があります。残念ながら、それはチップをパーティクルから守るだけで、ワイヤボンディングの破損や3D構造の破壊(エアブリッジ)のように、ふたが打たれたために起こるその他の偶発的な損傷からはなりません。

また、不動態化層は、高周波での鋳造プロセスを著しく損なう可能性があるため、常に存在するわけではありません-これは、MMIC(モノリシックマイクロ波集積回路)でよく起こります。私はそれがそこにあることを積極的に知らなければ、私はそれに依存しません。

この場合、チップを洗浄した後に非清浄な環境にさらされることよりも、洗浄プロセス自体の危険性がはるかに高いことがわかります。

弊社のサイトを使用することにより、あなたは弊社のクッキーポリシーおよびプライバシーポリシーを読み、理解したものとみなされます。
Licensed under cc by-sa 3.0 with attribution required.