タグ付けされた質問 「flipflop」

ラッチとフリップフロップの違いは何ですか？ 私が考えているのは、ラッチはビットを格納するために使用され、またデータを格納するためにも使用されるレジスタと同等であるため、フリップフロップと同等です。しかし、インターネットでいくつかの記事を読んだ後、エッジトリガー機能とレベルセンシティブ機能に基づいてラッチとフリップフロップの違いを見つけましたか？ どういう意味ですか？フリップフロップはラッチと同じですか？

51 digital-logic  flipflop  latch 

論理回路図では、論理ゲートと組み合わせ回路の入力と出力に名前を付けるためのさまざまな規則を見てきました。しかし、ラッチなどのステートフル要素フリップフロップしばしば私は、抽象との接続がある疑いがあるQ.呼ばれる彼らの「状態」を持つ有限状態マシン「状態」は、多くの場合、うまくとしてQを指摘された理論計算機科学、からの（私はそう尋ねましたそれらも :-) しかし、なぜ人々はこの特定の手紙を選んだのですか？

29 flipflop  state-machines 

フリップフロップとラッチにはさまざまな定義があるようですが、それらのいくつかは矛盾しています。 私が教えるコースのコンピューターサイエンスの教科書は、おそらく最も紛らわしいものです（実際、この本には信仰がほとんどありません。 少なくとも論理ゲートとタイミング図に関して、ラッチ（SR、ゲートSR、ゲートD）の動作、およびレベルトリガーデバイスとエッジトリガーデバイスの違いに満足しています。しかし、私はまだフリップフロップとラッチの簡潔な定義を探しています。 これは私がこれまでのところ信じていることです： 「フリップフロップは、1ビットを格納できるエッジトリガー型の双安定デバイスです」。 「ラッチは、1ビットを格納できるレベルトリガーの双安定デバイスです。」 私はこのことについてこのウェブサイトの以前の投稿を見てきましたが、それらは啓発的であると同時に、決定的なものを探しています。 確認したい私の現在の理解は、下の図にあります… 私が理解しているのは、レベルトリガーゲーテッドDラッチの2つの実装です。 これらの下にはポジティブエッジディテクターがあり、NOTゲートがローからハイへの変化入力、つまり立ち上がりエッジ（赤は1、青は0）にまだ応答していない短い瞬間にあります。 最後の図では、エッジ検出器は日付の付いたDラッチに取り付けられており、これがフリップフロップになっています。 最後の図は本当にフリップフロップですか、それとも単なるラッチですか？ そして、なぜこのデバイスがはるかにシンプルであるため、マスタースレーブバージョンが必要なのですか？

25 digital-logic  circuit-analysis  memory  flipflop  latch 

非同期シリアル通信は今日でも電子機器に広く普及しているため、私たちの多くはそのような質問に時々出くわしたと思います。電子デバイスDと、PCシリアル回線（RS-232または同様のもの）で接続され、継続的に情報を交換する必要があるコンピューターを検討してください。すなわち、PCそれぞれコマンドフレームを送信しており、それぞれステータスレポート/テレメトリーフレームで応答しています（レポートはリクエストへの応答として、または独立して送信できます-ここでは実際には関係ありません）。通信フレームには、任意のバイナリデータを含めることができます。通信フレームが固定長パケットであると仮定します。X msDY ms 問題： プロトコルは継続的であるため、受信側は同期を失ったり、進行中の送信フレームの途中で「結合」したりする可能性があるため、フレームの開始（SOF）がどこにあるかはわかりません。Aデータは、SOFに対する相対的な位置に基づいて異なる意味を持ち、受信したデータは破損する可能性があり、永久に破損する可能性があります。 必要なソリューション 短い回復時間でSOFを検出するための信頼性の高い区切り/同期スキーム（つまり、再同期に1フレーム以上かかることはありません）。 私が知っている（そして使用している）既存のテクニック： 1）ヘッダー/チェックサム -事前定義されたバイト値としてのSOF。フレームの最後のチェックサム。 長所：シンプル。 短所：信頼できません。不明な回復時間。 2）バイトスタッフィング： 長所：信頼性が高く高速な回復で、どのハードウェアでも使用可能 短所：固定サイズのフレームベースの通信には適していません 3）9番目のビットマーキング -各バイトに追加ビットを追加します。SOFでマークされたSOF 1とデータバイトには次のマークが付けられ0ます。 長所：信頼性が高く、高速な回復 短所：ハードウェアサポートが必要です。ほとんどのPCハードウェアおよびソフトウェアでは直接サポートされていません。 4）8番目のビットマーキング -上記の一種のエミュレーション。9番目ではなく8番目のビットを使用し、各データワードに7ビットのみを残します。 長所：信頼性の高い高速リカバリは、どのハードウェアでも使用できます。 短所：従来の8ビット表現と7ビット表現の間のエンコード/デコードスキームが必要です。やや無駄だ。 5）タイムアウトベース -定義されたアイドル時間の後に来る最初のバイトとしてSOFを想定します。 長所：データオーバーヘッドなし、シンプル。 短所：それほど信頼できません。Windows PCなどのタイミングの悪いシステムではうまく動作しません。潜在的なスループットのオーバーヘッド。 質問： 問題に対処するために存在する他の可能な技術/解決策は何ですか？上記のリストで簡単に回避できる短所を指摘できますか？システムプロトコルをどのように設計しますか（または設計しますか）？

24 serial  communication  protocol  brushless-dc-motor  hall-effect  hdd  scr  flipflop  state-machines  pic  c  uart  gps  arduino  gsm  microcontroller  can  resonance  memory  microprocessor  verilog  modelsim  transistors  relay  voltage-regulator  switch-mode-power-supply  resistance  bluetooth  emc  fcc  microcontroller  atmel  flash  microcontroller  pic  c  stm32  interrupts  freertos  oscilloscope  arduino  esp8266  pcb-assembly  microcontroller  uart  level  arduino  transistors  amplifier  audio  transistors  diodes  spice  ltspice  schmitt-trigger  voltage  digital-logic  microprocessor  clock-speed  overclocking  filter  passive-networks  arduino  mosfet  control  12v  switching  temperature  light  luminous-flux  photometry  circuit-analysis  integrated-circuit  memory  pwm  simulation  behavioral-source  usb  serial  rs232  converter  diy  energia  diodes  7segmentdisplay  keypad  pcb-design  schematics  fuses  fuse-holders  radio  transmitter  power-supply  voltage  multimeter  tools  control  servo  avr  adc  uc3  identification  wire  port  not-gate  dc-motor  microcontroller  c  spi  voltage-regulator  microcontroller  sensor  c  i2c  conversion  microcontroller  low-battery  arduino  resistors  voltage-divider  lipo  pic  microchip  gpio  remappable-pins  peripheral-pin-select  soldering  flux  cleaning  sampling  filter  noise  computers  interference  power-supply  switch-mode-power-supply  efficiency  lm78xx 

質問： ラッチを使用するのは、両方をサポートするFPGAでフリップフロップよりも優れていますか？ バックグラウンド： FPGAではレベルセンシティブなトランスペアレントラッチを避け、エッジセンシティブなフリップフロップのみを使用することがよく知られています。ほとんどのFPGAアーキテクチャは、ラッチとフリップフロップの両方をネイティブにサポートしています。 FPGAベンダーからの一般的なアドバイスは、ラッチに注意すること、またはラッチを使用しないことなどです。このアドバイスには非常に正当な理由があり、その詳細はすべてよく知られています。ただし、ほとんどのアドバイスでは、「ラッチが必要なことがわかっている場合を除き、ラッチを使用しないでください」と表現されています。 私は経験豊富なFPGA設計者であり、ラッチが必要だと知っていると思うたびに、フリップフロップでそれを行うより良い方法があることにすぐに気付きました。ラッチを使用することが明確に優れている場合の例を聞くことに興味があります。 重要な注意点： ラッチ対フリップフロップはしばしば人々を怒らせます。私は質問に対する答えにのみ興味があります。ラッチとフリップフロップの違いを説明する応答、ラッチを使用しない理由の説明、フリップフロップがラッチより優れている理由の詳細、FPGA以外のターゲットでラッチが優れている方法などについての説明は、まったく話題になりません。

20 fpga  flipflop 

私はフリップフロップとラッチを理解しようとしています。モリス・マノのデジタル・ロジックの本を読んでいます。私が理解できないことの1つは、フリップフロップをクロックする理由です。 「有効」またはゲーテッドラッチが必要な理由を理解しています。しかし、時計の使用は何ですか？これを理解できません。なぜ必要なフリップフロップを有効にして入力することができないのですか？入力を変更すると、出力も変更されます。クロックエッジの立ち上がりまたは立ち下がりで出力を変更する必要があるのはなぜですか（エッジトリガーフリップフロップの場合）？ これに関するヘルプは大歓迎です。

19 digital-logic  flipflop  latch 

Dフリップフロップでは、DはDATAを意味します。SRでは、フリップフロップSはSETを意味し、RはRESETを意味します。JKフリップフロップのJとKの意味は何ですか？

18 flipflop 

モーメンタリスイッチで2ステートのトグル出力を生成する最も簡単で安価で最小の方法は何ですか（ラッチモーメンタリスイッチ）。 言い換えると、出力は連続的に低く、ボタン/タクトスイッチを瞬間的に押すと、出力は連続的に高くなり、次にもう一度押すと再び低くなります。

17 switches  digital-logic  flipflop 

メタスタビリティとは何ですか？ 最初のフリップフロップの出力が準安定である場合、これは2番目のフリップフロップの入力として使用されます。しかし、2番目のフリップフロップがこの入力でどのように処理し、安定させることができるかはわかりません。 前もって感謝します！

15 digital-logic  flipflop  metastability 

SRラッチがどのように機能するかについて頭を包むことはできません。一見、Rからの入力行とSからの入力行を接続すると、QとQ 'で結果を取得することになります。 ただし、RとSの両方は、他方の出力からの入力を必要とし、他方の出力は、他方の出力からの入力を必要とします。鶏肉と卵のどちらが先ですか？ この回路を初めて接続するとき、どのように開始しますか？

14 digital-logic  flipflop 

この図では Qの開始状態はどうなりますか？SとRの最初のNORは以前の結果に依存しているため、最初の反復に何かがあるはずです。 注：私は1年目のデジタルロジッククラスにいるので、問題は理論的な使用（テーブル作成、それに適用されるさまざまな宿題の問題など）のためであり、実際の実装ではありません。「Rが__でSが__の場合、Qとは何ですか？」そのような単純なもの。

14 digital-logic  flipflop 

講義ノートでは、「クロックをゲートしないでください」と読み続けています。インターネットで検索しようとしましたが、このフレーズの正確な意味を見つけることができません。

11 flipflop 

私はRSフリップフロップに遭遇しました。それをシミュレーターに実装し、実際の論理ゲートを使用してみました。しかし、フリップフロップの不安定なケースまたは禁止されたケースS = 1、R = 1を正しく理解したかどうかはまだわかりません。正確にそれは何ですか？ ちなみに、フリップフロップを実装するために2入力NANDゲートを使用しました。NANDゲートフリップフロップとNORゲートフリップフロップの違いは何ですか？

10 digital-logic  flipflop 

20 nsのセットアップタイムと0 nsのホールドタイムを持つ入力信号Xを持つポジティブエッジトリガーのDフリップフロップを考えます。何が出力されますか？ Cは周期が40 nsのクロック信号です。 6番目のポジティブエッジの間に、データ（またはX）が20 ns（セットアップ時間）の間、1から0になると安定しないことがわかります。したがって、出力は予測できません。 これを教授に尋ねたところ、フリップフロップの出力は20 ns以前の入力（X）の値であり、ここでは1になると彼は言った。 彼は正しいですか？

9 clock  flipflop  setup 

私は最近フリップフロップを勉強し始めました、そして私はこの時点で行き詰まっています： 一部のビデオチュートリアルでは、人々はSRフリップフロップを次のように説明しています。 したがって、NANDゲートを使用して、次のような遷移テーブルを作成します。 | t | t+1 | S | R | Q | 0 | 0 | INVALID | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | ? ただし、NORゲートを使用してSRフリップフロップを説明する人もいます。 （ソース：startingelectronics.com） 遷移表が異なります。 どちらも正しいですか？なぜ両方が存在するのですか？

9 digital-logic  flipflop