タグ付けされた質問 「latch」

ラッチとフリップフロップの違いは何ですか？ 私が考えているのは、ラッチはビットを格納するために使用され、またデータを格納するためにも使用されるレジスタと同等であるため、フリップフロップと同等です。しかし、インターネットでいくつかの記事を読んだ後、エッジトリガー機能とレベルセンシティブ機能に基づいてラッチとフリップフロップの違いを見つけましたか？ どういう意味ですか？フリップフロップはラッチと同じですか？

51 digital-logic  flipflop  latch 

フリップフロップとラッチにはさまざまな定義があるようですが、それらのいくつかは矛盾しています。 私が教えるコースのコンピューターサイエンスの教科書は、おそらく最も紛らわしいものです（実際、この本には信仰がほとんどありません。 少なくとも論理ゲートとタイミング図に関して、ラッチ（SR、ゲートSR、ゲートD）の動作、およびレベルトリガーデバイスとエッジトリガーデバイスの違いに満足しています。しかし、私はまだフリップフロップとラッチの簡潔な定義を探しています。 これは私がこれまでのところ信じていることです： 「フリップフロップは、1ビットを格納できるエッジトリガー型の双安定デバイスです」。 「ラッチは、1ビットを格納できるレベルトリガーの双安定デバイスです。」 私はこのことについてこのウェブサイトの以前の投稿を見てきましたが、それらは啓発的であると同時に、決定的なものを探しています。 確認したい私の現在の理解は、下の図にあります… 私が理解しているのは、レベルトリガーゲーテッドDラッチの2つの実装です。 これらの下にはポジティブエッジディテクターがあり、NOTゲートがローからハイへの変化入力、つまり立ち上がりエッジ（赤は1、青は0）にまだ応答していない短い瞬間にあります。 最後の図では、エッジ検出器は日付の付いたDラッチに取り付けられており、これがフリップフロップになっています。 最後の図は本当にフリップフロップですか、それとも単なるラッチですか？ そして、なぜこのデバイスがはるかにシンプルであるため、マスタースレーブバージョンが必要なのですか？

25 digital-logic  circuit-analysis  memory  flipflop  latch 

私のコンパイラは、コンビナトリアルループ（always @(*)Verilogの）でのラッチの推測について不満を言っています。また、推測されるラッチはなるべく避けるべきだと言われました。 推定ラッチの正確な問題点は何ですか？確実に組み合わせループを作成しやすくします。

22 verilog  hdl  latch 

私はフリップフロップとラッチを理解しようとしています。モリス・マノのデジタル・ロジックの本を読んでいます。私が理解できないことの1つは、フリップフロップをクロックする理由です。 「有効」またはゲーテッドラッチが必要な理由を理解しています。しかし、時計の使用は何ですか？これを理解できません。なぜ必要なフリップフロップを有効にして入力することができないのですか？入力を変更すると、出力も変更されます。クロックエッジの立ち上がりまたは立ち下がりで出力を変更する必要があるのはなぜですか（エッジトリガーフリップフロップの場合）？ これに関するヘルプは大歓迎です。

19 digital-logic  flipflop  latch 

これはおそらく基本的な質問ですが、SRラッチが1つのことを除いてどのように機能するかを理解しています。 R入力とS入力では、それらを0または1 .....にすることができますが、それらの隣の入力ラインについてはどうですか（これは、RまたはゲートまたはSまたはゲートの出力に依存します）......これらの「開始」とは何ですか。 私はそれがゼロであると思います...しかし、最初のクロック信号（To RまたはSへ）で......それはまだ他のORゲートからの出力ラインを取得していません...それで、最初にどのようにそれを得ることができますか出力。 同様に、最初のクロック信号がR = 1およびS = 0であるとしましょう....その隣のRまたはゲート入力ラインはどうですか（S ORゲート出力に依存しています）。最初の「入力」信号。それは私を混乱させますか？ 私たちはそれがゼロだと思いますか、それとも何ですか？ 編集：質問はわかりにくいので、Rの右下の入力ライン（両方とも上部ORゲートに入り、そのすぐ下の1つについて話しています）。それはS出力に依存しているので....それが最初の「クロック」信号である場合...何に設定されますか？ゼロ？明らかにそれが実際に何かに設定される前にSの出力を待たなければならないので...しかし最初はそれが何を考慮しているのか。

8 digital-logic  flipflop  latch 

この回路で何が起こっているのか理解できません。質問は、「および場合のQの値は何か」を示します（図のように）。R¯=1R¯=1\bar{R} = 1S¯= 0S¯=0\bar{S} = 0 この場合、Qがどのように見えるかをどのように判断できますか？この質問には上記の知識が必要な場合があるので、最初に質問しました。どこへ行くかについてのどんな情報も素晴らしいでしょう。

8 digital-logic  flipflop  latch